ADC支持采樣頻率受供電電壓影響

［導(dǎo)讀］本文來解析一個盆友在使用STM32采集電池電壓踩過的坑。以STM32F4 的ADC屬于逐次逼近SAR 型ADC為例進行分析，參考STM32F405xx Datasheet，對于如何編寫ADC程序就不做描述了。

采集電池電壓，利用兩個電阻將電池電壓分壓，然后送入單片機，當電阻如上分別取4M歐/1M歐時，ADC采集到的ADC值與萬用表測得的ADC輸入端相差很大，取30K歐以及10k歐時，則相差變小。

盆友咨詢我這是為什么？我給出了建議，先賣個關(guān)子，先來看看應(yīng)用最為廣泛的STM32單片機的一些特性。

STM32 ADC：STM32 12位ADC是逐次逼近型的模數(shù)轉(zhuǎn)換器。它有多達19個多路復(fù)用通道，允許它測量來自16個外部源、2個內(nèi)部源和VBAT通道的信號。通道的A/D轉(zhuǎn)換可以在單次、連續(xù)、掃描或間斷模式下進行。ADC的結(jié)果存儲在左對齊或右對齊的16位數(shù)據(jù)寄存器中。模擬看門狗功能允許應(yīng)用程序檢測輸入電壓是否超過用戶定義的、更高或更低的閾值。

主要功能，具體操作，怎么編程這些細節(jié)，有大量的資料就不羅嗦了，主要來看看電氣特性。

電氣特性

ADC支持采樣頻率受供電電壓影響

ADC 可支持采樣頻率受供電電壓影響，供電電壓高，可支持采樣頻率范圍更高

可支持輸入電壓范圍須在參考電壓范圍內(nèi)

外部輸入阻阻抗最大為

開關(guān)切換阻抗最大為

內(nèi)部采樣保持電容為4pF

ADC支持采樣頻率受供電電壓影響

上面的公式用于確定誤差小于1/4 LSB時允許的最大外阻抗。N = 12（12位分辨率），k是在ADC_SMPR1寄存器中定義的采樣周期數(shù)。

ADC精度vs.負注入電流：應(yīng)該避免在任何模擬輸入引腳上注入負電流，因為這會顯著降低在另一個模擬輸入上執(zhí)行轉(zhuǎn)換的精度。建議在模擬引腳上增加一個肖特基二極管（引腳接地），這可能會注入負電流。

ADC支持采樣頻率受供電電壓影響

見表68

實際轉(zhuǎn)移曲線的示例。

理想轉(zhuǎn)移曲線

終點相關(guān)線

ET =未調(diào)整總誤差：實際和理想傳遞曲線之間的最大偏差。EO =偏移誤差：第一個實際過渡與第一個理想過渡之間的偏差。EG =增益誤差：最后一個理想過渡與最后一個實際過渡之間的偏差。ED =微分線性誤差：實際步長與理想步長之間的最大偏差。EL =積分線性誤差：任何實際過渡和終點相關(guān)線之間的最大偏差。

ADC支持采樣頻率受供電電壓影響

寄生電容表示PCB的電容（取決于焊接和PCB布局質(zhì)量）加上焊盤電容（大約5 pF）。寄生電容值高會降低轉(zhuǎn)換精度。為了解決這個問題，應(yīng)該減少fADC。

回到坑里將盆友的電路等效繪制一下，忽略ADC采樣通道內(nèi)部ESD保護二極管，以及等效電流源，如下圖：

ADC支持采樣頻率受供電電壓影響

好了，這圖一畫出來，問題的原因就顯而易見了，SAR ADC是將采樣電容上的電壓通過逐次逼近原理轉(zhuǎn)換為數(shù)字量的，按上述圖，由于R2為兆級電阻，那么等效加載在采樣電容上的電壓就不能簡單的看成是R1/R2的分壓了，此時ADC的輸入阻抗在百50K歐級別，簡化定性看一下，忽略分布電容影響，計算方便將輸入阻抗看成50K直流電阻（實際深入動態(tài)分析的話則不可忽略，假定電池電壓為5V），具體計算就不做了。

為什么電阻選這么大呢？我想估計是為了將電池電壓監(jiān)控取樣回路的電流降低，以節(jié)省電量。

跳出坑里怎么辦呢？我覺得這樣應(yīng)該可以：

ADC支持采樣頻率受供電電壓影響