1 引言

隨著無線通信技術的小斷發(fā)展，系統(tǒng)要求更高的集成度，更強的功能以及更低的功耗。同時，CMOS技術已經發(fā)展到深亞微米水平，使得CMOS器件的高頻特性得到進一步改善，已經能與鍺硅和砷化鉀器件相媲美。另外，CMOS器件在功耗上占有優(yōu)勢，因此深亞微米的CMOS技術在無線通信體系中很有應用潛力。在射頻接收機中，低噪聲放大器（LNA）占有重要位置，他在放大輸入的微弱信號的同時抑制伴隨的噪聲。因此，低噪聲系數與高增益是LNA的兩個重要指標，當然這兩個指標還要與功耗、線性度、輸入輸出匹配及小工作電流時的無條件穩(wěn)定性相互折衷。

常見的CMOS低噪聲放大器有差分輸入（superhete-rodyne）、共柵（common-gate）、共源共柵（cascode）三種結構。差分LNA具有低噪聲系數（NF）和有效抑制共模干擾的特點，但對于相同的噪聲系數，差分放大器的功耗是單端放大器的兩倍，而且所占芯片面積較大；共柵放大器輸入阻抗匹配容易實現(xiàn)，具有較好的反相隔離度和穩(wěn)定性，但噪聲系數較大；共源共柵放大器能夠提供一個較高的增益和反相隔離度，但其增益和噪聲系數受到共源級的漏級襯底寄生效應的嚴重影響。

本文針對無線通信中藍牙技術的重要頻段，采用深亞微米技術TSMC 0.18μm CMOS工藝，設計了一種2.4 G的低噪聲放大器，并給出了ADS軟件的仿真結果和討論。

2 電路設計

對于CMOS LNA來說，通常要求S21在10～20 dB間。如果增益太小，LNA不能將微弱的輸入信號（-140～-40 dB，或0.03μV～3 mV）放大到預定的值；如果增益太大，LNA又會影響下一級混頻器的線性度。一般情況下，S11／S22應小于-10 dB，S12應足夠?。ā?20 dB）。此外，在輸入輸出端應進行阻抗匹配以提高功率增益。

本文采用的LNA電路結構如圖1所示。LNA的偏置電路由Rref，M3及Rbias組成。晶體管M3與M1形成一個電流鏡，并且他的寬度是M1寬度的幾分之一，以使偏置電路的附加功耗減到最少。通過M3的電流由電源電壓和Rref以及M3的Vgs決定。電阻Rbias的值（20 kΩ）足夠大以使他的等效噪聲電流小到足以被忽略。

對于輸入端，Cd是一個隔直流的電容，Ls為源級負反饋電感。C1，Lg和C2組成一個π型網絡。由于高的品質因數會導致芯片面積增加，而太低的品質因數會使電感損耗增加并使噪聲系數NF變壞，采用π型網絡匹配可以較好地解決以上矛盾。在π型網絡中，首先選擇一個具有高品質因數、便于集成的電感Lg，其次計算C1，C2使其滿足輸入匹配要求。

忽略反饋支路Lf，Cf與Rf以及偏置電路的影響，LNA的輸入阻抗為：

其中，Cgs1為M1的柵-源復蓋電容；Zeff為π型網絡的等效阻抗；gm1為M1在飽和區(qū)的跨導；ω為中心頻率。

當輸入阻抗與電壓源阻抗Rs匹配時，應有：

對于共柵級M2，其輸入阻抗為：

通常情況下M1與M2之間并無匹配，但由于共源級的輸出阻抗與共柵級的輸入阻抗都是容性，因此在兩級間增加一個電感La匹配以提高增益。

對于輸出端，C0是一個隔直流的電容；Lt，Ct與Rt形成輸出匹配網絡，與下一級電路匹配。

圖1中Lf，cf與Rf形成電壓并聯(lián)負反饋。為了補償高頻增益，必須使高頻時的負反饋量減少，因此，并聯(lián)反饋網絡必須是感性而不能是容性的。電容Cf是隔直流電容，其容量足夠大，在工作頻帶內可看過短路。由于共源共柵的輸出阻抗很大，因此Rf的取值下限為900～1 100Ω，以便能在不增加噪聲系數的前提下提高電路帶寬。在反饋電阻Rf確定之后，應使Lf在欲提升的頻率處的阻抗值ωLf接近Rf值，大致按ωLf=（0.2～5）Rf選取，使反饋阻抗隨頻率變化較大，反饋量變化大，頻率特性變化明顯。

對于LNA而言，噪聲主要來源于閃爍噪聲、熱噪聲和散粒噪聲。其中，閃爍噪聲又稱為1／f噪聲，主要來源于場效應管的氧化膜與硅接觸面的工藝缺陷或其他原因，通常在射頻下忽略不計。熱噪聲是由于電子熱運動引起的，在射頻情況下其量值將隨頻率的升高而明顯增大。散粒噪聲的大小正比于工作電流。因此，低噪聲放大器主要考慮熱噪聲與散粒噪聲的影響。

在有功耗約束情況下達到最小噪聲系數時的信號源品質因數Qs為：

當QsP確定后，最優(yōu)化器件寬度為：

對于寬度為Wopt，P的器件，可得功耗約束范圍內的噪聲系數：

把f0=2.4 GHz，Rs=50Ω，L=0.18 μm代入式（6）可得最小噪聲系數時的溝道寬度大約為289 μm。由于最小噪聲系數時的溝道寬度與最大增益時的溝道寬度并不一致，因此應選擇合適的溝道寬度在最小噪聲系數與最大增益之間折衷。

3 軟件仿真

本文運用TSMC 0.18 μm CMOS工藝庫，采用Agi-lent公司的ADS進行仿真，電路器件參數及取值如表1所示。

仿真如圖2所示，在中心頻率為2.4 G時，電路功率增益S21為15.15 dB，隔離度S12為-33.03 dB，輸入與輸出反射系數分別為-36.70 dB與-50.32 dB，噪聲系數僅為0.62 dB。1.8 V時直流功耗為7.9 mW。這些指標能很好地滿足RF電路對低噪聲放大器的設計要求。

4 結 語

從仿真結果可以看出，在共源共柵結構的基礎上同時采用級間匹配、π型網絡以及電壓并聯(lián)負反饋的低噪聲放大器輸入輸出匹配良好，這反映在電路的噪聲系數達到了很好的水平，增益比不采用級間匹配和電壓并聯(lián)負反饋時增加了約2 dB左右，達到設計要求。

采用此結構設計的深亞微米CMOS射頻低噪聲放大器，由于設計中充分考慮了功耗、增益、噪聲系數、線性度及品質因數之間的折衷關系，所以達到的設計性能優(yōu)良。在深亞微米水平上實現(xiàn)低噪聲放大器的設計具有重要意義，在大規(guī)模數模混合集成電路中很有應用潛力。

責任編輯：gt