數(shù)據(jù)轉(zhuǎn)換器分辨率和速度一直處于不斷改進(jìn)中。我仍然記得大概25年前在Tektronix參加的一個(gè)會(huì)議上，集體討論了數(shù)據(jù)轉(zhuǎn)換器的未來(lái)發(fā)展方向。我甚至不敢想象分辨率能夠從 16 位提高到 24 位。但是，ΔΣ 轉(zhuǎn)換器的架構(gòu)卻能夠?qū)崿F(xiàn)如此激動(dòng)人心的分辨率突破。

ΔΣ 轉(zhuǎn)換器能夠?qū)崿F(xiàn) 24 位的轉(zhuǎn)換結(jié)果。雖然這聽(tīng)起來(lái)讓人振奮，但是為了達(dá)到最佳效果，我們?nèi)匀恍枰_選擇許多參數(shù)。隨著抽樣、調(diào)制時(shí)鐘和 PGA 的調(diào)整，相同數(shù)據(jù)速率在性能方面會(huì)有所不同。在優(yōu)化數(shù)據(jù)轉(zhuǎn)換結(jié)果時(shí)，對(duì)于這些方方面面做到完全了解并非易事。另外一些問(wèn)題還包括輸入阻抗、濾波器響應(yīng)、抗混淆，以及長(zhǎng)期漂移。

ΔΣ 轉(zhuǎn)換器介紹

ΔΣ 轉(zhuǎn)換器的優(yōu)勢(shì)就在于它把大部分轉(zhuǎn)換過(guò)程轉(zhuǎn)移到了數(shù)字域。這使得它能夠把高性能模擬與數(shù)字處理融合在一起。模擬元件采用單個(gè)比較器、積分器和1位的DAC。由于1位DAC只有兩個(gè)輸出，因此它在整個(gè)電壓范圍內(nèi)均是線性化的。這種高水平的線性化是 ΔΣ 轉(zhuǎn)換器實(shí)現(xiàn)高精確度的原因之一。最終的絕對(duì)精度主要取決于基準(zhǔn)電壓的精度。

ΔΣ 調(diào)制器

圖1 ΔΣ調(diào)制器

讓我們看一個(gè)簡(jiǎn)單的 ΔΣ 調(diào)制器中的波形（參見(jiàn)圖1）。其中輸入信號(hào)X1比例為1/4。輸入信號(hào)減去DAC輸出信號(hào) （X5） 是一個(gè)脈沖串，其一個(gè)周期為低電平，三個(gè)周期為高電平 （X2）。閂鎖比較器輸出 （X4） 是反饋到數(shù)字濾波器的連續(xù)位流，其 1:0 的比率與輸入電壓和滿程輸入范圍的比率直接相關(guān)。

每條垂直線表示閂鎖比較器輸出由調(diào)制時(shí)鐘控制。為了分析其操作，最好先從輸出入手，把它看作驅(qū)動(dòng)信號(hào)，然后閉環(huán)。輸入電壓為1/4Vmax。DAC 由數(shù)字輸出控制，因此，它從輸出Vmax開(kāi)始。Vmax 與輸入 （1/4Vmax） 的差為 -3/4Vmax，輸入到積分器。如我們所見(jiàn)，此負(fù)值電壓導(dǎo)致積分器產(chǎn)生一條陡的負(fù)值曲線。

下個(gè)時(shí)鐘時(shí)，由于 X3 為負(fù)值，則 X4 位置的輸出為 0。其被閂鎖，導(dǎo)致 DAC 現(xiàn)在輸出 0 電壓，而且 X2 位置的壓差僅為 +1/4Vmax。正如我們所見(jiàn)，在超出比較器閾值之前，此較小的正曲線需要經(jīng)過(guò)多個(gè)周期。正積分一直保持正曲線，直到下一個(gè)時(shí)鐘周期，才把一個(gè) 1 閂鎖到輸出，同時(shí)我們回到原來(lái)開(kāi)始之處。

如果我們查看 ΔΣ 調(diào)制器的頻率響應(yīng)，就會(huì)看到響應(yīng)的特性可歸納為以下的公式：（公式略）

由此可見(jiàn)，在低頻時(shí)，輸出等于輸入 （x），而在高頻時(shí)，輸出等于產(chǎn)生如圖 2 噪聲頻譜的量化噪聲。

ΔΣ 轉(zhuǎn)換器采用過(guò)采樣在多個(gè)頻率段分散量化噪聲，它與 ΔΣ 調(diào)制器一起整形噪聲，使大部分噪聲不被包含在信號(hào)測(cè)量頻帶中。燥聲整形功能使低通數(shù)字濾波器能夠消除大部分噪聲并產(chǎn)生高精度的電壓測(cè)量。

圖 2 噪聲頻譜

調(diào)制器的輸出進(jìn)入數(shù)字濾波器，在其中根據(jù)濾波器類(lèi)型或抽樣數(shù)量對(duì)響應(yīng)進(jìn)行調(diào)整。最終的輸出數(shù)據(jù)速率由以下公式確定：數(shù)據(jù)速率 = 調(diào)制時(shí)鐘 ÷ 抽樣率。

ENOB

ADC 的一個(gè)優(yōu)點(diǎn)是把噪聲表示為滿程 （FS） 信號(hào)與真有效值噪聲的比率，其表示為有效位數(shù)（ENOB）。對(duì)于 24 位轉(zhuǎn)換器，我們采用輸出代碼數(shù)量的標(biāo)準(zhǔn)偏差 （s） 可產(chǎn)生以下公式：（公式略）

求解 ENOB：（公式略）

ENOB ＝ 24 － log2（s）

或者，如果以dB為單位測(cè)量信噪比 （SNR） 的話，我們可以采用以下公式：

ENOB ＝ （SNRmeasdB - 1.76dB）/6.02dB

ΔΣ 轉(zhuǎn)換器中常用的濾波器類(lèi)型是 sinc 濾波器。它們?cè)谳敵鰯?shù)據(jù)速率具有較深的衰減凹槽和多倍該數(shù)據(jù)速率處，這意味著，60Hz 的數(shù)據(jù)速率可從測(cè)量中有效消除任何 60Hz 的信號(hào)，10Hz 的數(shù)據(jù)速率可同時(shí)消除 50Hz 和 60Hz 的信號(hào)。

可以調(diào)整輸入采樣率的頻率與輸出數(shù)據(jù)速率的比率。此抽樣率直接影響有效位數(shù)量 （ENOB）。隨著輸入采樣和輸出結(jié)果比率的增加，可提高 ENOB，同時(shí)有效提高 ADC 分辨率。

圖 3：MSC1210 ENOB 與調(diào)制抽取率比較

某些 ΔΣ 轉(zhuǎn)換器具有固定數(shù)據(jù)輸出速率，其只可以在很小范圍內(nèi)調(diào)整，而在另外一些此類(lèi)轉(zhuǎn)換器中，卻允許通過(guò)調(diào)整調(diào)制器時(shí)鐘速率靈活調(diào)整抽樣率。在結(jié)合使用 8051 微處理器（TI 的 MSC1210 中）情況下，可更靈活控制這些參數(shù)的調(diào)整，我們可在各種調(diào)制時(shí)鐘和抽樣率輕松調(diào)整并評(píng)估轉(zhuǎn)換器的性能。每條線（參見(jiàn)圖 3）代表不同的時(shí)鐘速率，而線上的點(diǎn)代表抽樣率 2020、500、255、50、20 與 10。請(qǐng)注意，ENOB的測(cè)量主要由抽取率決定，通過(guò)調(diào)整調(diào)制時(shí)鐘可改變特定性能水平。正如所料，在最高調(diào)制時(shí)鐘速率時(shí)，最高抽樣率的ENOB 性能有所降低。

那么這就產(chǎn)生了這樣的問(wèn)題，如果在不同時(shí)鐘速率情況下性能差別不大，為什么我們不一直使用最高速率、獲得更快的數(shù)據(jù)轉(zhuǎn)換結(jié)果呢？一個(gè)原因是，隨著時(shí)鐘速率增加，CMOS電路的功耗會(huì)急劇上升。

如果功耗不成問(wèn)題的話，就可在較快輸出速率時(shí)求采樣數(shù)量的平均值，從而進(jìn)一步提高性能水平。這在帶有 32 位累加器的 MSC1210 中很容易實(shí)現(xiàn)，它可在無(wú)需處理器干預(yù)下設(shè)置求 256 個(gè)采樣的平均值。

輸入阻抗與斬波穩(wěn)定性

可把 ΔΣ 轉(zhuǎn)換器的模擬輸入看作一個(gè)開(kāi)關(guān)和電容器。切換頻率的等效結(jié)果是一個(gè)電阻器連續(xù)連接到內(nèi)部電容器，因此，轉(zhuǎn)換器的輸入阻抗直接與切換頻率相關(guān)。對(duì)于MSC1210 來(lái)說(shuō)，輸入阻抗如下：（公式略）

如果采樣率為15.625 kHz，PGA 為 1，那么，輸入阻抗為 5MW。更高的采樣率和PGA值會(huì)降低該值，為了消除這種影響，許多 ΔΣ 轉(zhuǎn)換器提供一個(gè)片上緩沖器。即使采用緩沖器，仍然存在某些阻礙提供高直流精度的輸入信號(hào)采樣。

可編程增益放大器 （PGA）

許多 ΔΣ 轉(zhuǎn)換器提供片上 PGA，但是，它們并不提供相同或預(yù)期的效果。某些高增益結(jié)果上只是數(shù)字?jǐn)?shù)據(jù)的漂移，或者乘以 2，基本上沒(méi)有什么益處。通過(guò)仔細(xì)檢查數(shù)據(jù)表即可看出這些事實(shí)。如果通過(guò)因數(shù) 2 提高 PGA 同樣可降低 ENOB，就沒(méi)有實(shí)際的凈增益，而且只意味著噪聲涵蓋更多的輸出電平。

某些時(shí)候可采用較小的參考電壓提高增益，因?yàn)閰⒖茧妷簺Q定 FS 信號(hào)范圍。把參考電壓降低 50％ 可使輸入信號(hào)增益為 2，但是，這種增益提高會(huì)導(dǎo)致低參考電壓的噪聲限制。

建立時(shí)間

建立時(shí)間是多通道系統(tǒng)中影響數(shù)據(jù)吞吐率的另一個(gè)因素。為了實(shí)現(xiàn)高性能，ΔΣ 轉(zhuǎn)換器通常采用 FIR 濾波器，如：sinc3 濾波器。其優(yōu)勢(shì)是在整個(gè)濾波器中信號(hào)延遲均是固定的，而且也易于進(jìn)行調(diào)整，以便采用更多延遲采樣階段來(lái)實(shí)現(xiàn)可變的抽樣水平。在更多濾波階段情況下，輸出數(shù)據(jù)速率較低，一個(gè) sinc3 濾波器需要三個(gè)轉(zhuǎn)換周期以完全達(dá)到預(yù)期的精確度。

建立時(shí)間會(huì)導(dǎo)致通道切換后的前幾個(gè)采樣存在建立誤差，這個(gè)問(wèn)題已經(jīng)在 MSC1210 中得到解決，方法是采用三種濾波器以及可在通道切換后選擇最佳濾波器的自動(dòng)模式。對(duì)于改變多路復(fù)用器后的前兩個(gè)采樣，采用最快的建立濾波器，然后采用 sinc2 濾波器，最終采樣全部采用 sinc3 濾波器。這樣就可以完全建立所有轉(zhuǎn)換結(jié)果。

對(duì)于多路復(fù)用數(shù)據(jù)系統(tǒng)來(lái)說(shuō)，解決建立時(shí)間問(wèn)題的一個(gè)方法是采用快得多的數(shù)據(jù)速率并求輸出的平均值。例如，假設(shè)希望采用 60Hz 的數(shù)據(jù)輸出率來(lái)獲得 60Hz 的衰減濾波的優(yōu)勢(shì)，可采用 240Hz 的采樣率并平均 4 個(gè)采樣值來(lái)獲得最終 60Hz 的數(shù)據(jù)速率，其優(yōu)勢(shì)是，當(dāng)前濾波器建立時(shí)間已經(jīng)從 60Hz 時(shí)的 4 個(gè)采樣（非同步通道切換）（66.6ms） 降低到 240Hz時(shí)的 4 個(gè)采樣 （16.6ms）。建立時(shí)間現(xiàn)在是一個(gè) 60Hz 數(shù)據(jù)速率的采樣周期，同時(shí)可保留60Hz 衰減濾波器的優(yōu)勢(shì)。在 MSC1210 中，設(shè)置了一個(gè) 32 位累加器來(lái)求 4 個(gè)采樣的平均值，拋棄通道切換后的第一個(gè)結(jié)果（假設(shè)通道切換與 60Hz 輸出速率同步）。

抗混淆

在數(shù)據(jù)采集系統(tǒng)中主要采用兩種濾波器響應(yīng)：平坦通帶和 sinc。平坦通帶濾波器具有達(dá)到截止頻率的低衰減，然后是較大的抑止帶衰減，直到達(dá)到耐奎斯特頻率。這使得更易于設(shè)計(jì)抗混淆濾波器，因?yàn)槟涂固仡l率通常比關(guān)斷頻率高64倍。所有需要的可能只是一個(gè)簡(jiǎn)單的 R-C 濾波器。

圖 4：sinc 濾波器的波瓣

其他類(lèi)型的濾波器，如：sinc 濾波器，并不提供與從數(shù)據(jù)速率到耐奎斯特頻率（參見(jiàn)圖 3）相同的，以及在采樣率之后有多個(gè)波瓣的高衰減。如果您希望實(shí)現(xiàn) 100dB 的抑止帶衰減，必須設(shè)計(jì)濾波器使其過(guò)濾掉 sinc 濾波器衰減降低40dB 的頻率元件。但是，在設(shè)計(jì)抗混淆濾波器時(shí)，重要的是要牢記：高頻信號(hào)并非是滿幅度的。如果預(yù)期的混淆信號(hào)元件已經(jīng)達(dá)到 -20dB 的最高水平，為了實(shí)現(xiàn) sinc 濾波器100dB的衰減（參見(jiàn)圖 4），抗混淆濾波器只需降低 40dB。這是因?yàn)?sinc 濾波器提供 40dB，假設(shè)信號(hào)達(dá)到 -20dB 的最大值，這意味著抗混淆濾波器只需要增加額外的 40dB 的衰減。但是，如果您希望通帶包含接近數(shù)據(jù)速率頻率的話，這仍然是一個(gè)重要的要求。

漂移

對(duì)于超低頻率來(lái)說(shuō)，存在多個(gè)噪聲源，其中一個(gè)稱(chēng)為 1／f 噪聲。輸入斬波可消除大部分此類(lèi)噪聲，但仍然存在其他能夠在高性能系統(tǒng)中造成低頻漂移的因素。必須注意如何在板上焊接元件，以避免機(jī)械應(yīng)力、熱梯度、熱電偶結(jié)點(diǎn)，以及封裝定向等，它們均可作為漂移影響信號(hào)質(zhì)量。可采用艾倫變量等技術(shù)觀察這些影響并分析從系統(tǒng)中消除它們成功與否。

責(zé)任編輯：gt