在數(shù)據(jù)采集過程中，不可避免地會(huì)有高頻干擾信號(hào)的存在。 當(dāng)這些信號(hào)的頻率超過納奎斯特頻率時(shí)，數(shù)字信號(hào)中就會(huì)出現(xiàn)不可預(yù)料的干擾，即頻率混疊。為了最大程度地抑制或消除混疊現(xiàn)象對(duì)動(dòng)態(tài)測(cè)控系統(tǒng)數(shù)據(jù)采集的影響，就需要利用抗混疊濾波器將無用信號(hào)進(jìn)行衰減和濾除。

設(shè)計(jì)抗混疊濾波器需要考慮的因素有：截止頻率、品質(zhì)因數(shù)、滾降特性等。目前這方面的文章主要集中在討論濾波器本身的設(shè)計(jì)和性能的改進(jìn)上，比如文獻(xiàn)2主要闡述了數(shù)據(jù)采集系統(tǒng)中對(duì)信號(hào)進(jìn)行抗混疊濾波的必要性，介紹了兩種低成本、使用簡(jiǎn)單的抗混疊濾波器的設(shè)計(jì)方法；而文獻(xiàn)3則介紹的是在采樣系統(tǒng)中如何用分離元件和集成電路芯片來設(shè)計(jì)抗混疊濾波器的方法；文獻(xiàn)4是通過計(jì)算分析巴特沃斯濾波器、貝塞爾濾波器等的頻率特性、品質(zhì)因數(shù)、頻率比例因子特性，優(yōu)化抗混疊濾波器的設(shè)計(jì)。顯然，這些文章對(duì)于A/D轉(zhuǎn)換器周圍電路的要求以及非線性電容并未加以考慮，這種有局限的設(shè)計(jì)方法在高速高精度的數(shù)據(jù)采集系統(tǒng)中顯然是不合理的。

文獻(xiàn)5中考慮到非線性電容，提出了無源抗混疊濾波器對(duì)前級(jí)運(yùn)算放大器驅(qū)動(dòng)能力要求提高的問題。本文對(duì)高速高精度數(shù)據(jù)采集系統(tǒng)中抗混疊濾波器，對(duì)前級(jí)驅(qū)動(dòng)放大器的驅(qū)動(dòng)能力的要求進(jìn)行進(jìn)一步的討論。

目前，抗混疊濾波電路對(duì)運(yùn)放驅(qū)動(dòng)能力的要求提高，主要是因?yàn)楦咚俑呔葦?shù)據(jù)采集系統(tǒng)中一般都加入了采樣保持電路（由簡(jiǎn)單電阻電容組成）或者是在ADC內(nèi)部集成了采樣保持器。為了方便但不失一般性，下面以ADI公司的微處理器ADuC841為例，其內(nèi)部集成了一個(gè)12位的ADC，ADC的內(nèi)部集成有采樣保持電路，本文以其主要參數(shù)討論高速高精度的ADC驅(qū)動(dòng)問題。但討論限于單端驅(qū)動(dòng)的情況，對(duì)雙端驅(qū)動(dòng)同樣有參考價(jià)值。

無源抗混疊濾波器的驅(qū)動(dòng)

圖1為前級(jí)運(yùn)放驅(qū)動(dòng)無源抗混疊濾波電路的簡(jiǎn)單示意圖。開關(guān)K和電容C2構(gòu)成了集成在ADC中的采樣保持電路，當(dāng)開關(guān)斷開時(shí)處于保持階段；開關(guān)閉合時(shí)為采樣階段。

圖1 放大器驅(qū)動(dòng)無源抗混疊濾波器

無源抗混疊濾波器的設(shè)計(jì)中，考慮最差的情況，假設(shè)ADC前后兩次轉(zhuǎn)換之間，模擬量的輸入值相差（即加到C2上的電壓值）最大為5V。為保證C1對(duì)C2的分壓小于1LSB=5/212，假設(shè)要求C1=aC2，這樣C1對(duì)C2的分壓為UC1=1/aUC2，UC2最大為5V，由C1分壓所造成的誤差最大為UC1=5/a，令5/a＜5/212=1LSB，即a＞212，C1＞4096C2。在實(shí)際應(yīng)用時(shí)，由于采樣頻率往往高于信號(hào)中的最高頻率數(shù)倍（＞2）以上和高頻信號(hào)頻率往往幅值較低，對(duì)電容C1的要求C1＞212C2可以適當(dāng)?shù)姆艑?。為保證測(cè)量的可信度，后面都同上考察最差情況，實(shí)際應(yīng)用中可適當(dāng)放寬要求。

在ADuC841中的電容C2的值為32pF，C1≥4096C2=131072pF，取標(biāo)稱值C1=0.22mF。

現(xiàn)有的運(yùn)算放大器對(duì)容性負(fù)載的驅(qū)動(dòng)能力有限，當(dāng)R較小C1值較大時(shí)，運(yùn)放驅(qū)動(dòng)大容性負(fù)載時(shí)可能會(huì)產(chǎn)生振蕩。AD8024是一種四元組350MHz、24V的放大器，據(jù)其數(shù)據(jù)手冊(cè)稱可驅(qū)動(dòng)高電容性負(fù)載，其最大也可以驅(qū)動(dòng)1000pF的容性負(fù)載?？梢?，運(yùn)放驅(qū)動(dòng)能力限制了無源抗混疊濾波器的應(yīng)用，尤其在高精度數(shù)據(jù)采集系統(tǒng)中。這在實(shí)際應(yīng)用中應(yīng)該引起注意。

有源抗混疊濾波器的驅(qū)動(dòng)

圖2為有源抗混疊濾波器中的運(yùn)放驅(qū)動(dòng)ADC的簡(jiǎn)單示意圖。有源抗混疊濾波器中的運(yùn)放作為驅(qū)動(dòng)放大器，必須提供足夠的輸出電流以驅(qū)動(dòng)ADC輸入；其帶寬應(yīng)該接近采樣頻率的兩倍；運(yùn)放建立時(shí)間應(yīng)與ADC采樣時(shí)間相匹配。下面就這幾個(gè)方面討論有源抗混疊濾波電路中的驅(qū)動(dòng)放大器與ADC的匹配問題。

圖2 有源濾波器中的放大器驅(qū)動(dòng)ADC

運(yùn)放的驅(qū)動(dòng)能力

運(yùn)放的驅(qū)動(dòng)能力主要是指，運(yùn)放能否滿足采樣保持電路在采樣瞬時(shí)對(duì)充電電流的要求。當(dāng)采樣保持電路處于采樣階段時(shí)，開關(guān)K閉合，相當(dāng)于一個(gè)階躍信號(hào)通過電阻R對(duì)電容C2（當(dāng)然這里仍存在著C1的干擾）進(jìn)行充電。為了保證可信度，假設(shè)前一次采樣值與本次采樣值之差為最大值，即5V（ADuC841的電源電壓）。也就是相當(dāng)于一個(gè)5V的階躍信號(hào)給C2充電。充電開始的瞬時(shí)充電電流最大，最大值Imax=5/R。運(yùn)放應(yīng)該滿足峰值輸出電流Iout≥Imax時(shí)的驅(qū)動(dòng)能力要求。ADuC841中的R約200W，Imax=5/R=5V/200W=0.025A=25mA。顯然，這個(gè)條件不難達(dá)到，但仍然有很多低功耗的CMOS運(yùn)算放大器或放大器的驅(qū)動(dòng)能力遠(yuǎn)低于該要求。

運(yùn)放的單位增益帶寬

單位增益帶寬是一個(gè)很重要的指標(biāo)，正弦小信號(hào)放大時(shí)的重要參數(shù)。運(yùn)放的增益越高，帶寬越窄，增益帶寬積為常數(shù)，即AVBW=常數(shù)。因此運(yùn)算放大器在給定電壓增益下，其最高工作頻率受到增益帶寬積的限制。放大倍數(shù)等于1時(shí)的帶寬稱為單位增益帶寬。

當(dāng)運(yùn)放用做有源抗混疊濾波器時(shí)，至少應(yīng)使其單位增益帶寬應(yīng)高于低通截止頻率。但僅僅滿足這個(gè)要求還不夠，運(yùn)放的放大倍數(shù)不為1時(shí)，由于增益帶寬積為常數(shù)，放大倍數(shù)增加，帶寬相應(yīng)減小，當(dāng)小于低通濾波器截止頻率時(shí)就不能正常工作了。所以，考慮運(yùn)放的放大倍數(shù)時(shí)，可要求單位增益帶寬為4“5倍的截止頻率。工程上運(yùn)放的帶寬通常取采樣頻率的2倍以上。

運(yùn)放建立時(shí)間和壓擺率

內(nèi)部集成有采樣保持電路的ADC或者是加了簡(jiǎn)單電容電阻采樣保持器的數(shù)據(jù)采集電路，容易造成較大誤差，使ADC損失精度。這主要是因?yàn)殡娐吩贏DC每次轉(zhuǎn)換結(jié)束時(shí)，采樣開關(guān)進(jìn)行切換，采樣電容切換到輸入端開始下一次采樣。前后兩次采樣的模擬量之間存在差值，相當(dāng)于一個(gè)階躍信號(hào)輸入到運(yùn)放的輸出端，運(yùn)放如果不能跟上階躍信號(hào)，就會(huì)產(chǎn)生誤差，當(dāng)誤差大于1LSB時(shí)就會(huì)造成ADC精度的損失。為避免這種誤差，運(yùn)算放大器應(yīng)能夠在下一次轉(zhuǎn)換啟動(dòng)前，保證輸入到ADC（采樣/保持電路）的信號(hào)在誤差帶以內(nèi)（重新建立）。運(yùn)放能否快速重建，主要考慮它在大信號(hào)處理中的速度參數(shù)，比如建立時(shí)間和壓擺率。為保證測(cè)量的可信度，考慮最差的情況：兩次采樣的模擬量之間相差電源電壓5V，即假設(shè)采樣開關(guān)切換后，相當(dāng)于給運(yùn)放加了一個(gè)5V的階躍信號(hào)。

為保證采樣的準(zhǔn)確性，運(yùn)放的建立時(shí)間與ADC的采樣時(shí)間應(yīng)匹配，即只有當(dāng)ADC采樣輸入信號(hào)的時(shí)間長于最差情況下放大器的建立時(shí)間時(shí)，才能保證轉(zhuǎn)換結(jié)果的精度。

對(duì)于12位的ADC，為避免誤差，假定電壓穩(wěn)定后其誤差應(yīng)小于1/2LSB。每兩次采樣模擬量的差值作為ADC的輸入，假設(shè)為Vi，滿足最低要求的誤差為Vi×a≤LSB/2=（1/2）×（5/212） ， Vi最大為5V，所以5×a≤（1/2）×（5/212），即a≤1/213=0.00012≈0.01%。也就是要充分利用ADC，滿足精度要求，就要求運(yùn)放的建立時(shí)間短于電壓穩(wěn)定在0.01%以內(nèi)的時(shí)間。并且這個(gè)時(shí)間t應(yīng)滿足，t≤1/420KHz≈2.38mS（ADuC841的最高采樣頻率為420KHz）。雖然有很多現(xiàn)代的高速運(yùn)放能夠達(dá)到上述建立時(shí)間的要求，如OPA211，0.01%的建立時(shí)間不足1mS，但在設(shè)計(jì)ADC的驅(qū)動(dòng)電路仍然需要給與足夠的重視。

對(duì)于一個(gè)給定的輸入信號(hào)幅度和放大器壓擺率（SR），可以求出一個(gè)信號(hào)頻率最大值。在該頻率范圍內(nèi)，信號(hào)可以被忠實(shí)地重建：，其中VP為峰值輸出電壓。反過來，根據(jù)采樣速率（fmax）和采樣模擬量電壓變化的幅值（VP），也可以估算出，ADC對(duì)運(yùn)放壓擺率的要求。取輸出電壓的峰值為兩次采樣模擬量的差值（5V），可重建的信號(hào)頻率最大值取420KHz（ADuC841的最高采樣率），經(jīng)計(jì)算得SR=2pVP·fMAX=2p·5V·0.42MHz=13.19V/mS。目前高速運(yùn)放達(dá)到上述壓擺率也比較容易。如ADI公司的OPA211達(dá)到了22V/mS的壓擺率。

結(jié)語

本文根據(jù)目前數(shù)據(jù)采集系統(tǒng)不斷提高的速度和分辨率及非線性電容輸入結(jié)構(gòu)等的要求，對(duì)高速高精度數(shù)據(jù)采集系統(tǒng)中兩種抗混疊濾波器對(duì)驅(qū)動(dòng)放大器的要求進(jìn)行了分析。分析了無源抗混疊濾波器對(duì)前級(jí)放大電路的運(yùn)放驅(qū)動(dòng)能力的要求，得出理論上無源抗混疊濾波電路精度低，不能充分利用ADC精度和速度，不適用于高速高精度數(shù)據(jù)采集系統(tǒng)。進(jìn)而本文對(duì)有源抗混疊濾波電路對(duì)驅(qū)動(dòng)運(yùn)放的要求，進(jìn)行了分析，分別從高頻參數(shù)單位增益帶寬和高速參數(shù)建立時(shí)間，壓擺率以及運(yùn)放的電流驅(qū)動(dòng)能力，分析了系統(tǒng)對(duì)驅(qū)動(dòng)放大器的要求。這些分析，為高速高精度信號(hào)采集系統(tǒng)中設(shè)計(jì)有源抗混疊濾波電路提供了很有意義的參考。

責(zé)任編輯：gt