1、引言

隨著數(shù)字技術(shù)的不斷突飛猛進(jìn)，越來(lái)越多的電路系統(tǒng)將A／D轉(zhuǎn)換器作為一個(gè)子模塊集成到系統(tǒng)內(nèi)部。例如在便攜式數(shù)據(jù)傳輸、數(shù)字視頻和圖像處理等應(yīng)用系統(tǒng)中，8～12位分辨率的嵌入式A／D轉(zhuǎn)換器就是這些系統(tǒng)的一個(gè)非常重要的組成部分。在這些應(yīng)用中，如何在保持高采樣頻率下降低功耗是一個(gè)很重要的設(shè)計(jì)要點(diǎn)。整體而言，流水線型結(jié)構(gòu)A／D轉(zhuǎn)換器是同時(shí)實(shí)現(xiàn)低功耗、高采樣率和高分辨率的合理選擇。

在流水線結(jié)構(gòu)的A／D轉(zhuǎn)換電路中，采樣保持電路是整個(gè)電路的核心模塊。同時(shí)采樣保持電路通常是整個(gè)電路中功耗最大的模塊，其性能直接決定了整個(gè)A／D轉(zhuǎn)換器的性能。本文介紹了運(yùn)用于視頻處理系統(tǒng)的一種12位25MS／s低功耗采樣保持電路。

2、 電路結(jié)構(gòu)分析

本文所采用的采樣保持電路結(jié)構(gòu)如圖1所示。電路使用全差分結(jié)構(gòu)，可以很好地消除直流偏置和偶次諧波失真，抑制來(lái)自襯底的共模噪聲；采用底板采樣技術(shù)，可以完全抑制采樣時(shí)刻由開(kāi)關(guān)的電荷注入和時(shí)鐘饋通引入的非線性誤差；使用柵壓自舉開(kāi)關(guān)，使采樣開(kāi)關(guān)柵壓隨輸入信號(hào)變化而等量變化，增加開(kāi)關(guān)的線性度，減小諧波失真。電路功能的實(shí)現(xiàn)基于一個(gè)受兩相不交疊時(shí)鐘控制的單位增益開(kāi)關(guān)電容電路。

根據(jù)時(shí)鐘可以將該電路工作分為采樣和保持兩個(gè)階段。在采樣階段，時(shí)鐘Ck1為高電平有效，運(yùn)放的兩個(gè)輸入端被短接到Vcm，采樣得到的電壓以電荷的形式存儲(chǔ)在采樣Cs上，由于在采樣的時(shí)候處于開(kāi)環(huán)狀態(tài)，所以運(yùn)放的兩個(gè)輸出端也被直接短路，在采樣階段即將結(jié)束的時(shí)候，時(shí)鐘Ck1p和Ck1控制的開(kāi)關(guān)依次斷開(kāi)，運(yùn)放的正負(fù)兩個(gè)輸入端的結(jié)點(diǎn)完全處于開(kāi)路的狀態(tài)，所以這兩個(gè)結(jié)點(diǎn)上存儲(chǔ)的電荷差值就不會(huì)再改變了；在保持階段，Ck2為高電平有效，通過(guò)電荷的重新分配，輸入采樣信號(hào)通過(guò)保持電容Cr轉(zhuǎn)移到輸出端，在差分電壓輸出達(dá)到穩(wěn)定值以后，保持過(guò)程結(jié)束。選擇Cs=Cr，采樣保持電路的增益為1。

3 、電路實(shí)現(xiàn)

3.1 柵壓自舉開(kāi)關(guān)設(shè)計(jì)

在A／D轉(zhuǎn)換器的設(shè)計(jì)和應(yīng)用中，諧波失真是極為關(guān)鍵的，它主要來(lái)自于開(kāi)關(guān)的導(dǎo)通電阻、電荷注入和寄生電容隨源漏電壓的變化。為了保證電路的精度和輸入信號(hào)的帶寬，本文中采樣開(kāi)關(guān)（BSW）采用柵壓自舉開(kāi)關(guān)。如圖2所示，采樣開(kāi)關(guān)M11在單個(gè)時(shí)鐘Ck的控制下實(shí)現(xiàn)開(kāi)關(guān)的功能。

3.2運(yùn)算放大器設(shè)計(jì)

為了達(dá)到12位以上的線性度，運(yùn)算放大器的開(kāi)環(huán)放大倍數(shù)至少大于8 000，因而選擇運(yùn)算放大器的開(kāi)環(huán)增益為80dB；為了滿(mǎn)足25 MHz的采樣頻率，運(yùn)算放大器的建立時(shí)間需小于20ns，對(duì)應(yīng)單位增益帶寬應(yīng)大于125MHz。基于上述要求，同時(shí)為了達(dá)到最大的輸出擺幅和最小的靜態(tài)功耗，本文采用全差分套筒式共源共柵兩級(jí)結(jié)構(gòu)，如圖3所示。雖然與增益自舉結(jié)構(gòu)相比，兩級(jí)結(jié)構(gòu)速度不占優(yōu)勢(shì)，但是兩級(jí)結(jié)構(gòu)具有大得多的輸出電壓擺幅，更大的電壓擺幅意味著可以使用較小的采樣電容，而整個(gè)電路的功耗和面積與采樣電容成正比，使用較小的電容使得整個(gè)電路的功耗和面積大為縮小。

運(yùn)放的第一級(jí)為“套筒式”共源共柵結(jié)構(gòu)，使用NMOS管作為輸入管，可以使運(yùn)放的速度達(dá)到最大，因?yàn)镹MOS管比PMOS管有更高的遷移率和截止頻率；第二級(jí)采用共源級(jí)輸出，以提供最大的擺幅和驅(qū)動(dòng)能力。兩級(jí)中的補(bǔ)償采用米勒補(bǔ)償，與一般的米勒補(bǔ)償相比，采用共源共柵結(jié)構(gòu)的米勒補(bǔ)償更能提高單位增益帶寬。

由于所選用的運(yùn)算放大器電路為全差分結(jié)構(gòu)，在全差分的跨導(dǎo)運(yùn)算放大器中，為了穩(wěn)定直流共模輸出電壓，通常采用共模反饋電路（CMFB），運(yùn)放共模反饋電路結(jié)構(gòu)如圖4所示，電路采用開(kāi)關(guān)電容結(jié)構(gòu)。由于反饋電路采用無(wú)源元件（電容）和開(kāi)關(guān)組成，運(yùn)算放大器的輸出電壓不受共模檢測(cè)電路的限制，并且反饋電路不消耗靜態(tài)直流功耗。其中Vcm和Vbn為偏置電壓，當(dāng)時(shí)鐘為Ck1有效時(shí)，左邊兩個(gè)電容組成的左半支路的電容兩端分別接Vcm和Vbn復(fù)位，右半支路的兩個(gè)電容工作產(chǎn)生共模反饋電平CMFB。當(dāng)時(shí)鐘為Ck2有效時(shí)相反，左半支路工作產(chǎn)生共模反饋電平CMFB，右半支路復(fù)位。其中4個(gè)電容取值均為0.2pF，所有開(kāi)關(guān)實(shí)現(xiàn)均為CMOS開(kāi)關(guān)。

3.3 采樣電容的確定

對(duì)于12位精度的A／D轉(zhuǎn)換器來(lái)說(shuō)，其信噪比（SNR）應(yīng)大于76dB。SNR取決于信號(hào)擺幅均方值于等效輸入噪聲均方值之比。本文設(shè)計(jì)采用SMIC 0.25μm標(biāo)準(zhǔn)數(shù)字CMOS工藝進(jìn)行設(shè)計(jì)，電源電壓為2.5V單電源，所選取的直流共模偏置為1.2V，信號(hào)擺幅為±1.5V。為達(dá)到76dB的SNR，采樣電容值應(yīng)大于0.5pF。為留有足夠的余量，選取采樣電容C5=Cf=1.5pF。

4、 電路仿真及分析

采用Hspice基于SMIC 0.25μm標(biāo)準(zhǔn)數(shù)字CMOS工藝模型對(duì)整個(gè)電路進(jìn)行了仿真。首先對(duì)所設(shè)計(jì)的柵壓自舉開(kāi)關(guān)進(jìn)行仿真，在25MHz時(shí)鐘條件下的瞬時(shí)波形如圖5所示。輸入信號(hào)為1V正弦信號(hào)，從圖中可以看出開(kāi)關(guān)柵壓信號(hào)很好地跟隨了輸入信號(hào)。

同時(shí)對(duì)所設(shè)計(jì)的運(yùn)放在1.5pF電容負(fù)載和2.5V單電源下，偏置電壓Vcm=1.2V、Vbn=0.645V、Vbnc=1.0V、Vbpc=1.145V時(shí)，開(kāi)環(huán)電壓增益、相位裕度、單位增益帶寬、功耗、轉(zhuǎn)換速率等主要電路參數(shù)進(jìn)行了模擬。圖6為運(yùn)放的頻率響應(yīng)曲線，從中可以看出運(yùn)放開(kāi)環(huán)增益為86dB，相位裕度為76.1°，單位增益帶寬為140MHz。

輸入幅度為1V、頻率為2.563 476MHz的正弦波信號(hào)時(shí)，整個(gè)采樣保持電路工作在25MS／s條件的瞬時(shí)仿真波形如圖7所示。此時(shí)，整個(gè)電路的功耗為10.41mW。

另外，輸入信號(hào)分別為2.563 476MHz幅值為1V正弦波信號(hào)時(shí)，對(duì)采樣保持電路的輸出波形信號(hào)進(jìn)行了FFT分析，對(duì)應(yīng)2048點(diǎn)FFT頻譜圖如圖8所示。從頻譜圖中可以看出由于采用全差分結(jié)構(gòu)，信號(hào)的偶次諧波失真得到了很好的抑制。對(duì)應(yīng)輸出信號(hào)的SFDR為75.6dB。

5 、結(jié)論

本文給出了一種可以進(jìn)行雙采樣的12位25MS／s采樣保持電路，電路采用SMIC 0.25 μm標(biāo)準(zhǔn)數(shù)字CMOS工藝進(jìn)行設(shè)計(jì)。仿真的結(jié)果表明，所設(shè)計(jì)的采樣保持電路完全符合12位25 MS／s A／D轉(zhuǎn)換器的性能要求。

責(zé)任編輯：gt