在運(yùn)放的使用中，最初級(jí)的硬件設(shè)計(jì)者的想法就是只有增益倍數(shù)這一個(gè)參數(shù)。當(dāng)然這是運(yùn)放的基本能力，但是顯然只知道放大倍數(shù)是不能說其會(huì)使用運(yùn)放的?；蛟S你知道運(yùn)放，知道差分放大是放大差分信號(hào)的，甚至還知道共模抑制比。那么，今天來聊聊共模電平對(duì)于運(yùn)放以及信號(hào)系統(tǒng)的意義。

這是一個(gè)典型的信號(hào)傳輸系統(tǒng)：

我們可以看出這個(gè)系統(tǒng)里重要的一點(diǎn)是子系統(tǒng)的參考電位，運(yùn)放的共模電平也是參考電壓的問題。運(yùn)放的共模電壓定義為：

計(jì)算公式Vcm=(Va+Vb)/2,可以理解為差分運(yùn)放的差分兩端信號(hào)的中間電位點(diǎn)。

那么運(yùn)放的共模電平意義在哪里?這個(gè)可以回溯到三極管的放大電路中：

晶體管的放大需要配置靜態(tài)工作點(diǎn)，也就是需要設(shè)置偏置電壓讓放大器處于放大狀態(tài)而不是飽和或者截止?fàn)顟B(tài)。因此我們對(duì)于交流信號(hào)放大需要提供偏置電壓，而對(duì)于雙電源運(yùn)放來說，共模電壓0V也是其共模電壓。因此，我們可以看出，我們是不需要對(duì)共模電壓放大處理的，共模電平的作用就是提供一個(gè)“平臺(tái)”。

共模電壓與噪聲：

其實(shí)第一張圖就體現(xiàn)了共模電壓的干擾問題，參考電位的差異會(huì)導(dǎo)致共模電平差異，對(duì)于信號(hào)檢測(cè)系統(tǒng)而言，干擾來源有來自附近電場(chǎng)的容性耦合，來自附近磁場(chǎng)的感性耦合，以及空間輻射信號(hào)的電磁耦合。下圖是信號(hào)線纜的幾種干擾特點(diǎn)，我們可以采用雙絞線和屏蔽的方式處理一些干擾。

下面是針對(duì)傳輸線的共模干擾的抑制方式：利用抑制器件以及隔離。

例如我們?cè)谔幚斫涣餍盘?hào)放大時(shí)，經(jīng)常通過電容隔離直流電平，避免影響后級(jí)的共模輸入。

對(duì)于參考電位帶來的共模干擾也可以通過電源隔離的方式，形成兩個(gè)相對(duì)獨(dú)立的電源系統(tǒng)。

最后介紹一下高共模電壓的檢測(cè)系統(tǒng)，這一點(diǎn)在BMS中應(yīng)用較多，我們需要對(duì)串并聯(lián)的電池組進(jìn)行電壓監(jiān)測(cè)，就會(huì)有高共模電壓達(dá)到數(shù)百V出現(xiàn)。而一般運(yùn)放的共模電壓輸入也就比電源小。

這里介紹一種專用的差分檢測(cè)運(yùn)放，以AD629為例：

運(yùn)放的內(nèi)部結(jié)構(gòu)比較簡單：

看起來我們其實(shí)可以直接用普通運(yùn)放來做，但是事實(shí)上我們可以看到對(duì)于上百V的共模信號(hào)進(jìn)行差分檢測(cè)，如果反饋電阻不匹配，就會(huì)導(dǎo)致共模轉(zhuǎn)差模輸出，極大影響輸出電壓，其實(shí)就是共模抑制的問題。尤其是檢測(cè)電流很小的情況下輸出電壓在mv，而集成芯片內(nèi)部的電阻因?yàn)?a target="_blank">半導(dǎo)體的制造工藝可以保持很好的匹配度。

下圖是共模抑制性能：

小結(jié)：說來也簡單，運(yùn)放的共模電壓就是運(yùn)放輸入的一種形式而已，重要的是我們需要明白它的影響和作用。