實(shí)際應(yīng)用中,常要獲取兩個(gè)信號(hào)的差值或?qū)Χ鄠€(gè)模擬信號(hào)進(jìn)行疊加混合，這時(shí)就要使用信號(hào)疊加電路和求差電路。圖一所示的反相比例和同相比例電路是比例運(yùn)算電路的基本拓?fù)浣Y(jié)構(gòu)，以此為基礎(chǔ)，利用疊加原理和戴維南定理就可以構(gòu)造出信號(hào)疊加電路和求差電路。

圖一 比例運(yùn)算電路基本拓?fù)浣Y(jié)構(gòu)

一. 信號(hào)疊加分同相疊加和反相疊加，圖二為信號(hào)同相疊加電路，其戴維南等效電路如圖二右側(cè)所示。

圖二 同相疊加及其等效電路從圖二可看出，等效電路就是圖一(b)所示的基本同相比例電路，利用疊加原理得P點(diǎn)開路電壓 Us=1/3(Ui1+Ui2+Ui3)，電壓源等效內(nèi)阻R0=R//R//R;直接套用基本同相比例電路的公式，可得：Uo=(1+R/0.5R)*Us=Ui1+Ui2+Ui3 , 輸出為三個(gè)輸入信號(hào)的同相疊加。

圖三 反相疊加與等效電路

圖三為信號(hào)反相疊加電路，其輸出等于各個(gè)輸入信號(hào)單獨(dú)作用時(shí)的輸出之和，當(dāng)Ui1單獨(dú)作用時(shí)，將Ui2、Ui3對(duì)地短路，此時(shí)的等效電路 如圖三右側(cè)所示。因同相端接地，反相端為虛地點(diǎn)，即N點(diǎn)為零電位，R2、R3上沒有電流，可以認(rèn)為R2、R3 存在與否對(duì)電路無(wú)影響，即可以拿掉，等效電路就和圖一(a)的基本反相比例電路相同，直接套用反相比例電路公式，得Ui1單獨(dú)作用時(shí)的輸出：Uo1=-Rf/R1*Ui1 ; 同理可得：Uo2=-Rf/R2*Ui2 ; Uo3=-Rf/R3*Ui3 ; 總輸出Uo=Uo1+Uo2+Uo3 ;當(dāng)Rf=R1=R2=R3時(shí)， Uo=-(Ui1+Ui2+Ui3),完成了輸入信號(hào)的反相疊加。

二.采用不同思路可構(gòu)成不同的求差電路。用信號(hào)反相并求和的思想，可以得到圖四所示的減法電路。

圖四 信號(hào)反相與疊加實(shí)現(xiàn)的求差電路

該電路由兩級(jí)運(yùn)放構(gòu)成，其中A1構(gòu)成反相器，A2構(gòu)成兩信號(hào)反相疊加電路，圖中運(yùn)放同相端并聯(lián)的電阻，是為了運(yùn)放兩輸入端的電阻平衡。第一級(jí)輸出Uo1=-Ui2 ; 按圖三反相疊加電路的結(jié)論，得該電路輸出為：Uo=-(Uo1+Ui1)=Ui2-Ui1 ,實(shí)現(xiàn)了信號(hào)的求差運(yùn)算。

圖五 差分電路實(shí)現(xiàn)的求差電路

圖五是按同相比例和反相比例相結(jié)合的思想，利用差分電路構(gòu)成的求差電路，與圖四相比，只用一個(gè)運(yùn)放單元，但該電路不能用虛地概念，運(yùn)放兩輸入端存在共模電壓，實(shí)際使用時(shí)，應(yīng)盡量選高共模抑制比的運(yùn)放。當(dāng)Ui1單獨(dú)作用時(shí)，等效電路如圖五(b)所示，為基本反比例電路，此時(shí)Uo1=-Ui1 ; 當(dāng)Ui2單獨(dú)作用時(shí)，利用戴維南定理，將電路等效為圖五(c)所示電路，其為基本同相比例電路，P點(diǎn)開路電壓Us=R/(R+R)*Ui2=0.5Ui2 ; 等效電源內(nèi)阻R0=R//R ; 直接套用同相比例電路公式， 得Uo2=(1+R/R)*Us=Ui2 ; 電路輸出Uo=Uo2+Uo1= Ui2-Ui1 ; 實(shí)現(xiàn)了信號(hào)求差運(yùn)算。

審核編輯：湯梓紅

?