如何輕松選擇合適的頻率發(fā)生組件

Anton Patyuchenko　　

了解頻率發(fā)生組件的性能特征對于確定目標(biāo)用例的正確解決方案至關(guān)重要。這是一個快速指南，旨在幫助RF系統(tǒng)工程師完成選擇過程。

關(guān)鍵績效標(biāo)準(zhǔn)

我們首先定義通常用于表征頻率發(fā)生組件性能的標(biāo)準(zhǔn)。我們通常開始選擇過程的最基本的是輸出頻率范圍。有各種各樣的組件設(shè)計用于在整個頻譜上產(chǎn)生頻率，支持僅限于單個音調(diào)或跨越多個八度音程的范圍。然而，在根據(jù)輸出頻率選擇元件時，重要的是要考慮寬帶和高頻能力通常會犧牲其他基本特性，包括頻率穩(wěn)定性、輸出頻譜純度和開關(guān)速度。

頻率穩(wěn)定性表示輸出信號的短期和長期變化。短期穩(wěn)定性與遠(yuǎn)小于信號一個完整周期的變化有關(guān)。這些變化用相位抖動和相位噪聲表示。相位抖動定義了時域中信號相位的微小波動，相位噪聲是其頻譜表示形式，由1 Hz帶寬中包含的相對噪聲功率電平在與載波頻率發(fā)生各種偏移時描述。如果頻率變化發(fā)生在較長時間內(nèi)，我們通常談?wù)撻L期穩(wěn)定性，它描述了由于溫度、負(fù)載條件和老化等各個方面而導(dǎo)致的輸出頻率漂移（通常以百萬分之一或ppm表示）。

光譜純度是組件選擇過程中要考慮的另一個重要特征。它由器件輸出頻譜中存在的雜散成分描述，該雜散成分通常由相對于基頻電平表示的諧波和饋通分量的電平來量化。

除了輸出信號的穩(wěn)定性和頻譜純度外，開關(guān)速度（也稱為建立時間或鎖定時間）是選擇最佳頻率生成解決方案時需要考慮的另一個典型權(quán)衡參數(shù)。它描述了組件從一個頻率切換到另一個頻率所需的時間，并且此要求可能在很大程度上因最終應(yīng)用而異。

組件的主要類型

現(xiàn)在我們已經(jīng)定義了用于表征頻率發(fā)生組件的關(guān)鍵性能標(biāo)準(zhǔn)，讓我們簡要概述一下它們的主要類型，這些類型旨在提供與這些標(biāo)準(zhǔn)相關(guān)的不同特性集。此概述最終應(yīng)作為選擇正確類型設(shè)備的指南，該類型應(yīng)滿足目標(biāo)應(yīng)用程序的需求。

晶體（XTAL）振蕩器（XO）是一種使用壓電諧振器（通常是石英）產(chǎn)生從幾千赫茲到幾百兆赫茲的固定輸出頻率的組件。一種稱為壓控晶體振蕩器（VCXO）的特殊類型的XO允許改變頻率，但只能改變非常小的量來實(shí)現(xiàn)微調(diào)。XO是機(jī)電換能器，具有極高的Q因數(shù)，可超過100，000，從而產(chǎn)生非常穩(wěn)定的輸出頻率，其特點(diǎn)是相位噪聲非常低。XO的最大輸出頻率和調(diào)諧能力受到限制;然而，當(dāng)需要為其他類型的組件提供單個精確參考以獲得更高的頻率時，它們是完美的選擇。

壓控振蕩器（VCO）是一種不同類型的頻率發(fā)生組件，依賴于LC諧振電路。與晶體相比，電路元件的Q因數(shù)顯著降低（通常少1000倍）;但是，它們可實(shí)現(xiàn)更高的輸出頻率和寬調(diào)諧范圍。VCO產(chǎn)生輸出信號，其頻率由外部輸入電壓控制。VCO的內(nèi)核可以使用不同的諧振電路。使用高Q諧振器的單核VCO在有限的頻率范圍內(nèi)提供低相位噪聲性能，而為較低Q因數(shù)設(shè)計的振蕩器則針對具有中等噪聲特性的寬帶操作。使用多個開關(guān)高Q諧振器電路的多頻段VCO提供了一種折衷解決方案，可提供寬帶操作和低相位噪聲性能，但代價是調(diào)諧速度較慢，受在不同內(nèi)核之間切換所需時間的限制。VCO是一個很好的全方位解決方案，但它們通常不提供穩(wěn)定的輸出信號，這就是為什么VCO經(jīng)常與鎖相環(huán)（PLL）結(jié)合使用以提高輸出頻率穩(wěn)定性的原因。

鎖相環(huán)（PLL）或PLL頻率合成器是確保許多頻率合成和時鐘恢復(fù)應(yīng)用所需的VCO輸出頻率穩(wěn)定性的電路。如圖1a所示，PLL集成了一個鑒相器，該鑒相器將VCO頻率的N分頻版本與參考頻率進(jìn)行比較，并使用該差分輸出信號來調(diào)整施加到VCO調(diào)諧線的直流控制電壓。這允許對任何頻率漂移進(jìn)行瞬時校正，從而保持振蕩器的穩(wěn)定運(yùn)行。典型的PLL芯片包括一個誤差檢測器（帶電荷泵的鑒頻鑒相器或PFD）和一個反饋分頻器（參見圖1a中的虛線區(qū)域），它仍然需要一個額外的外部環(huán)路濾波器、一個精確的基準(zhǔn)頻率和一個VCO，以形成一個完整的反饋系統(tǒng)，以實(shí)現(xiàn)穩(wěn)定的頻率生成。通過使用具有集成VCO的合成器IC，可以大大簡化該系統(tǒng)的實(shí)現(xiàn)。

集成VCO的頻率合成器將PLL和VCO集成在單個封裝中，僅需一個外部基準(zhǔn)和一個環(huán)路濾波器即可實(shí)現(xiàn)所需的功能。集成PLL頻率合成器是一種多功能解決方案，具有廣泛的數(shù)字控制設(shè)置，可實(shí)現(xiàn)精確的頻率生成。它通?？赡馨晒β史峙淦?、倍頻器、分頻器和跟蹤濾波器，以允許在集成VCO的基本范圍之外實(shí)現(xiàn)多達(dá)幾個倍頻程的頻率覆蓋范圍。所有這些元件的固有參數(shù)決定了輸出頻率范圍、相位噪聲、抖動、鎖定時間以及代表頻率合成器電路整體性能的其他特性。

轉(zhuǎn)換環(huán)路是基于PLL概念的另一種頻率合成器解決方案，但使用不同的方法實(shí)現(xiàn)。如圖1b所示，它在反饋環(huán)路中使用集成下變頻混頻級而不是N分壓器，將環(huán)路增益設(shè)置為1，并將帶內(nèi)相位噪聲降至最低。轉(zhuǎn)換環(huán)路IC（參見圖1b中的虛線區(qū)域）專為高抖動敏感型應(yīng)用而設(shè)計，與外部PFD和LO結(jié)合使用，可實(shí)現(xiàn)完整的頻率合成解決方案，以緊湊的外形尺寸提供儀器級性能。

直接數(shù)字頻率合成器（DDS）是使用不同概念實(shí)現(xiàn)的集成PLL頻率合成器的替代方案?；綝DS架構(gòu)如圖1c所示。它是一個數(shù)字控制系統(tǒng)，包括一個代表時鐘信號的高精度參考頻率、一個創(chuàng)建目標(biāo)波形數(shù)字版本的數(shù)控振蕩器（NCO）和一個提供最終模擬輸出的數(shù)模轉(zhuǎn)換器（DAC）。DDS IC具有快速開關(guān)速度、頻率和相位微調(diào)分辨率以及低輸出失真等特點(diǎn)，是卓越噪聲性能和高頻捷變性至關(guān)重要的應(yīng)用的理想解決方案。

結(jié)論

頻率發(fā)生組件廣泛用于各種應(yīng)用，實(shí)現(xiàn)各種功能，包括頻率轉(zhuǎn)換、波形合成、信號調(diào)制和時鐘信號生成。本文簡要概述了這些組件的主要類型，旨在滿足最終應(yīng)用施加的不同要求。例如，通信系統(tǒng)需要低帶內(nèi)噪聲以保持低誤差矢量幅度（EVM），頻譜分析儀依靠具有快速鎖定時間的本地振蕩器來實(shí)現(xiàn)快速頻率掃描，高速轉(zhuǎn)換器需要低抖動時鐘來確保高SNR性能。

raq-issue-196-fig-01.svg?h=270&hash=E2781C962E120BA8AA17249A94553D38&imgver=1