隨著射頻集成電路（RFIC）中集成的元件不斷增多，噪聲耦合源也日益增多，使電源管理變得越來越重要。本文將描述電源噪聲可能對(duì)RFIC性能造成的影響。雖然本文的例子是集成鎖相環(huán)（PLL）和電壓控制振蕩器（VCO）的ADRF6820正交解調(diào)器，但所得結(jié)果也適用于其他高性能RFIC。

　　電源噪聲會(huì)在解調(diào)器中形成混頻積，因而可能導(dǎo)致線性度下降，并對(duì)PLL/VCO中的相位噪聲性能造成不利影響。本文將詳細(xì)描述電源評(píng)估方案，同時(shí)提供采用低壓差調(diào)節(jié)器（LDO）和開關(guān)調(diào)節(jié)器的推薦電源設(shè)計(jì)。

　　憑借雙電源和超高RF集成度，ADRF6820是適合討論的一款理想器件。它使用的有源混頻內(nèi)核與ADL5380正交解調(diào)器相似，PLL/VCO內(nèi)核與ADRF6720相同，因此，本文所提供信息也可用于這些器件。另外，電源設(shè)計(jì)也可用于要求3.3 V或5.0 V電源、功耗相似的新型設(shè)計(jì)。

　　ADRF6820正交解調(diào)器和頻率合成器（如圖1所示）非常適合新一代通信系統(tǒng)。該器件功能豐富，包括一個(gè)高線性度寬帶I/Q解調(diào)器、一個(gè)集成小數(shù)N分頻PLL和一個(gè)低相位噪聲多核VCO。另外集成一個(gè)2:1 RF開關(guān)、一個(gè)可調(diào)諧RF巴倫、一個(gè)可編程RF衰減器和兩個(gè)LDO。這款高度集成的RFIC采用6 mm × 6 mm LFCSP封裝。

　　圖1. ADRF6820簡(jiǎn)化功能框圖

　　電源靈敏度

　　受電源噪聲影響最大的模塊為混頻器內(nèi)核和頻率合成器。耦合至混頻器內(nèi)核的噪聲會(huì)形成無用信號(hào)，結(jié)果會(huì)導(dǎo)致線性度和動(dòng)態(tài)范圍下降。這對(duì)正交解調(diào)器尤其重要，因?yàn)榈皖l混頻積在目標(biāo)頻帶之內(nèi)。類似地，電源噪聲可能導(dǎo)致PLL/VCO相位噪聲性能下降。無用混頻產(chǎn)物和相位噪聲性能下降是多數(shù)混頻器和頻率合成器的常見問題，但確切的下降幅度取決于芯片的架構(gòu)和布局。了解這些電源靈敏度有利于設(shè)計(jì)出更加魯棒的電源，使性能和效率達(dá)到最優(yōu)。

　　正交解調(diào)器靈敏度

　　ADRF6820采用一個(gè)雙平衡吉爾伯特單元有源混頻器內(nèi)核，如圖2所示。雙平衡意味著LO和RF端口都采用差分驅(qū)動(dòng)方式。

　　圖2. 吉爾伯特單元雙平衡有源混頻器

　　在濾波器抑制高階諧波以后，所得到的混頻器輸出為RF和LO輸入的和與差。差項(xiàng)（也稱為IF頻率）在目標(biāo)頻帶之內(nèi)，是所需信號(hào)。和項(xiàng)在頻帶之外，要進(jìn)行濾波處理。

　　理想情況下，只有所需RF和LO信號(hào)會(huì)輸入混頻器內(nèi)核，但很少是這種情況。電源噪聲可能耦合到混頻器輸入中并表現(xiàn)為混頻雜散。根據(jù)噪聲耦合源的不同，混頻雜散的相對(duì)幅度可能不同。圖3所示為一種示例混頻器輸出頻譜，由于電源噪聲的耦合，其與有用信號(hào)的混頻產(chǎn)物也出現(xiàn)在輸出頻譜上。在圖中，CW對(duì)應(yīng)于耦合到供電線路的連續(xù)波或正弦信號(hào)。比如，噪聲可能是來自600 kHz或1.2 MHz開關(guān)調(diào)節(jié)器的時(shí)鐘噪聲。電源噪聲可能導(dǎo)致兩個(gè)不同的問題；如果噪聲耦合到混頻器輸出，CW音將沒有經(jīng)過任何頻率轉(zhuǎn)換，出現(xiàn)在輸出端；如果耦合發(fā)生在混頻器輸入端，則CW音會(huì)調(diào)制RF和LO信號(hào)，并在IF ± CW產(chǎn)生積。

　　圖3. 電源噪聲耦合條件下的示例混頻器輸出頻譜

　　這些混頻積可能接近目標(biāo)IF信號(hào)，因此，要濾除它們是很困難的，動(dòng)態(tài)范圍損失是不可避免的。正交解調(diào)器尤其如此，因?yàn)樗鼈兊幕鶐菑?fù)數(shù)且以直流為中心。ADRF6820的解調(diào)帶寬范圍為直流至600 MHz。如果用噪聲頻率為1.2 MHz的開關(guān)調(diào)節(jié)器驅(qū)動(dòng)混頻器內(nèi)核，則無用混頻積會(huì)出現(xiàn)在IF ± 1.2 MHz。

　　頻率合成器靈敏度

　　本文末尾的參考文獻(xiàn)針對(duì)電源噪聲如何影響集成PLL和VCO提供了非常有價(jià)值的信息。其原理適用于采用相同架構(gòu)的其他設(shè)計(jì)，但不同的設(shè)計(jì)需要單獨(dú)進(jìn)行電源評(píng)估。例如，ADRF6820 VCO電源上的集成LDO比不采用集成LDO的PLL電源具有更強(qiáng)的噪聲抑制能力。

　　ADRF6820電源域和功耗

　　要設(shè)計(jì)電源管理解決方案，首先要考察RFIC的電源域，以確定哪些RF模塊由哪個(gè)域驅(qū)動(dòng)、各個(gè)域的功耗、影響功耗的工作模式以及各個(gè)域的電源抑制性能。利用這些信息，可以收集到RFIC的靈敏度數(shù)據(jù)。

　　ADRF6820的每個(gè)主要功能模塊都有自己的電源引腳。兩個(gè)域由5 V電源供電。VPMX驅(qū)動(dòng)混頻器內(nèi)核，VPRF驅(qū)動(dòng)RF前端和輸入開關(guān)。其他域由3.3 V電源供電。VPOS_DIG驅(qū)動(dòng)一個(gè)集成LDO，后者輸出2.5 V以驅(qū)動(dòng)SPI接口、PLL的Σ-Δ調(diào)制器和頻率合成器的FRAC/INT分壓器。VPOS_PLL驅(qū)動(dòng)PLL電路，包括參考輸入頻率（REFIN）、相位頻率檢測(cè)器（PFD）和電荷泵（CP）。VPOS_LO1和VPOS_LO2驅(qū)動(dòng)LO路徑，包括基帶放大器和直流偏置基準(zhǔn)電壓源。VPOS_VCO驅(qū)動(dòng)另一個(gè)集成LDO，后者輸出2.8 V以驅(qū)動(dòng)多核VCO。該LDO對(duì)降低對(duì)電源噪聲的靈敏度十分重要。

　　ADRF6820可配置為多種工作模式。正常工作模式下，采用2850 MHz LO時(shí)，功耗小于1.5 mW。降低偏置電流會(huì)同時(shí)降低功耗和性能。增加混頻器偏置電流會(huì)提高混頻器內(nèi)核的線性度并改善IIP3，但會(huì)降低噪聲系數(shù)，增加功耗。如果噪聲系數(shù)非常重要，可以降低混頻器偏置電流，結(jié)果可減少混頻器內(nèi)核中的噪聲并降低功耗。類似地，輸出端的基帶放大器對(duì)低阻抗輸出負(fù)載具有可變電流驅(qū)動(dòng)能力。低輸出阻抗負(fù)載要求較高的電流驅(qū)動(dòng)，功耗也更高。數(shù)據(jù)手冊(cè)列出了一些數(shù)據(jù)表，其中展示了各種工作模式下的功耗。

　　測(cè)量步驟和結(jié)果

　　供電軌上的噪聲耦合會(huì)在CW和IF ± CW時(shí)產(chǎn)生無用噪聲。要模擬該噪聲耦合情形，在每個(gè)電源引腳上施加一個(gè)CW音，測(cè)量所形成的混頻積相對(duì)于輸入CW音的幅度。把該測(cè)量值記為電源抑制能力，單位為dB。電源抑制因頻率而異，因此，要對(duì)30 kHz至1 GHz的CW頻率進(jìn)行掃描，以捕捉到具體的行為數(shù)據(jù)。目標(biāo)頻帶內(nèi)的電源抑制能力決定了是否需要濾波。PSRR計(jì)算方法如下：

　　CW PSRR（單位：dB）=輸入CW幅度（dBm） – I/Q輸出端測(cè)得的CW饋通（dBm）

　　（IF ± CW） PSRR（單位：dB）=輸入CW幅度（dBm） – I/Q輸出端測(cè)得的IF ± CW饋通（dBm）

　　（IF + CW）（單位：dBm）= （IF – CW） dBm，因?yàn)樵谳d波周圍調(diào)制的CW音具有相等的幅度。

　　實(shí)驗(yàn)室設(shè)置

　　圖4所示為實(shí)驗(yàn)室設(shè)置。向網(wǎng)絡(luò)分析儀施加一個(gè)3.3 V或5 V直流源，以產(chǎn)生失調(diào)為3.3 V或5 V的掃頻連續(xù)正弦信號(hào)。將該信號(hào)施加到RFIC上的各個(gè)供電軌。兩個(gè)信號(hào)發(fā)生器提供RF和LO輸入信號(hào)。測(cè)量頻譜分析儀的輸出。

　　圖4. ADRF6820 PSRR測(cè)量設(shè)置

　　測(cè)量步驟

　　無用混頻積的幅度取決于芯片的電源抑制性能，以及評(píng)估板上去耦電容的大小和位置。圖5所示為輸出端（IF + CW）音的幅度，其中，電源引腳上給定0 dB的正弦信號(hào)。無去耦電容時(shí)，無用音的幅度在–70 dBc和–80 dBc之間。數(shù)據(jù)手冊(cè)建議在板正面器件旁邊設(shè)置一個(gè)100 pF的電容，在背面設(shè)置一個(gè)0.1 μF的電容。從圖中可以看到這些外部去耦電容的諧振。16 MHz處的瞬變是0.1 μF電容諧振的結(jié)果（寄生電感為1 nH）。356 MHz處的瞬變是100 pF電容諧振的結(jié)果（兩個(gè)電容的寄生電感均為2 nH）。500 MHz處的瞬變是100 pF電容諧振的結(jié)果（寄生電感為1nH）。

　　圖5. IF ± CW去耦電容諧振的影響

　　結(jié)果

　　測(cè)量了基帶輸出端的供電軌上干擾信號(hào)（CW）和調(diào)制信號(hào)（IF ± CW）的幅度。在被測(cè)供電軌上引入了噪聲，其他電源則保持潔凈。圖6所示為在電源引腳上注入0 dB正弦信號(hào)并在30 kHz至1 GHz范圍內(nèi)掃頻時(shí)（IF ± CW）音的幅度。圖7所示為從CW音到基帶輸出的饋通。

　　圖6. （IF ± CW）音的PSRR

　　圖7. CW音的PSRR

　　分析

　　圖中提供了各電源引腳處的電源靈敏度數(shù)據(jù)，這些數(shù)據(jù)非常有用。VPOS_PLL具有最差電源抑制性能，因此，是最靈敏的電源節(jié)點(diǎn)。該電源引腳驅(qū)動(dòng)PLL電路，包括參考輸入頻率、相位頻率檢測(cè)器和電荷泵。這些靈敏的功能模塊決定著LO信號(hào)的精度和相位性能，因此，其上耦合的任何噪聲都會(huì)直接傳播到輸出端。

　　同理，可以認(rèn)為VCO電源也是一個(gè)非常重要的節(jié)點(diǎn)。從圖中可以看出，VPOS_VCO的抑制性能遠(yuǎn)遠(yuǎn)優(yōu)于VPOS_PLL。這是實(shí)際驅(qū)動(dòng)VCO的內(nèi)置LDO造成的結(jié)果。LDO將VCO與外部引腳上的噪聲隔離開，同時(shí)為其提供固定噪聲頻譜密度。PLL電源無LDO，因而是最敏感的供電軌?？梢?，將其與潛在噪聲耦合相隔離對(duì)于獲得最佳性能至關(guān)重要。

　　PLL環(huán)路濾波器會(huì)衰減高CW頻率，因此，VPOS_PLL在低頻下的靈敏度較差，當(dāng)頻率從30 kHz掃描至1 GHz時(shí)會(huì)緩慢改善。在較高頻率下，干擾音的幅度會(huì)衰減，注入PLL的功率水平顯著降低?？梢?，VPOS_PLL的高頻電源抑制性能優(yōu)于其他電源域。環(huán)路濾波器組件是針對(duì)20 kHz配置的，如圖8所示。

　　供電軌（從靈敏度最高到最低）為： VPOS_PLL、VPOS_LO2、VPOS_VCO、VPOS_LO1、VPOS_DIG、VPMX和VPRF。

　　圖8. 針對(duì)20 kHz環(huán)路帶寬配置的PLL環(huán)路濾波器

　　電源設(shè)計(jì)

　　經(jīng)過前面的討論，我們對(duì)ADRF6820在各種模式下的最大功耗以及各電源域的靈敏度有了較好的理解，我們利用開關(guān)調(diào)節(jié)器和LDO來設(shè)計(jì)電源管理解決方案，以決定兩種電源解決方案的可行性。首先，把一個(gè)6 V源調(diào)節(jié)至5 V和3.3 V，供ADRF6820供電軌使用。圖9所示為針對(duì)VPMX和VPRF的5 V電源設(shè)計(jì)。ADP7104 CMOS LDO最多可以提供500 mA的負(fù)載電流。ADP2370低靜態(tài)電流降壓開關(guān)調(diào)節(jié)器可以在1.2 MHz或600 kHz下工作。在開關(guān)調(diào)節(jié)器輸出端增加了額外的濾波處理，以衰減開關(guān)噪聲。ADP2370最高可以提供800 mA的負(fù)載電流。ADRF6820的5 V供電軌可以由ADP7104或ADP2370驅(qū)動(dòng)。在每個(gè)電源引腳上施加額外的去耦和濾波處理。

　　圖10所示為3.3 V電源設(shè)計(jì)。源電壓仍為6.0 V，但一個(gè)額外的LDO使源電壓降至中間電壓，然后，源電壓進(jìn)一步降至3.3 V。需要一個(gè)額外級(jí)以減少功率損耗，因?yàn)橐粋€(gè)直接降壓至3.3 V的6 V源電壓工作時(shí)的最大效率為55%。開關(guān)調(diào)節(jié)器路徑不需要中間級(jí)，因?yàn)槠涿}沖寬度調(diào)制（PWM）架構(gòu)可降低功率損耗。

　　圖9. 5 V電源設(shè)計(jì)

　　圖10. 3.3 V電源設(shè)計(jì)

　　3.3 V設(shè)計(jì)允許進(jìn)行更多實(shí)驗(yàn)。除了用一個(gè)LDO或開關(guān)調(diào)節(jié)器驅(qū)動(dòng)3.3 V供電軌以外，VPOS_PLL供電軌有額外LDO選項(xiàng)，VPOS_DIG供電軌有一個(gè)可選的隔離式LDO。由于PLL電源靈敏度最高，因此，我們嘗試了三種電源解決方案，每一種都有不同的輸出噪聲：ADP151 3.3 V超低噪聲CMOS LDO，輸出噪聲為9 μV；ADP7104 3.3 V低噪聲CMOS LDO，輸出噪聲為15 μV rms；ADP2370 3.3 V降壓調(diào)節(jié)器。我們希望確定仍能維持所需相位噪聲性能的最高電源噪聲。最高性能、最低噪聲LDO是不可或缺的嗎？

　　另外還嘗試在VPOS_DIG供電軌上采用ADP121 3.3 V低噪聲CMOS LDO，以確定數(shù)字噪聲是否會(huì)影響性能。受SPI接口開關(guān)影響，數(shù)字供電軌的噪聲一般高于模擬電源。我們希望確定3.3 V數(shù)字電源是需要自己的LDO，還是可以直接耦合到模擬電源。我們選擇ADP121作為低成本解決方案。

　　圖11. 使用ADP151和ADP7104時(shí)的集成相位噪聲

　　圖12. 使用ADP151和ADP2370時(shí)的集成相位噪聲

　　結(jié)論和推薦電源設(shè)計(jì)

　　對(duì)于VPOS_PLL（最靈敏的供電軌），低成本的ADP151 LDO可以實(shí)現(xiàn)與ADP7104高性能、低噪聲LDO相同的相位噪聲，如圖11所示。然而，在采用ADP2370開關(guān)調(diào)節(jié)器時(shí)，性能下降，如圖12所示。噪聲波峰由開關(guān)調(diào)節(jié)器導(dǎo)致，在其輸出端可見，如圖13所示。因此，VPOS_PLL最多可以承受15 μV rms的噪聲而不造成集成相位噪聲性能下降，但不能使用開關(guān)調(diào)節(jié)器來驅(qū)動(dòng)該引腳。使用性能更高、噪聲更低的LDO并未帶來好處。

　　在用開關(guān)調(diào)節(jié)器或LDO驅(qū)動(dòng)剩余供電軌時(shí)，可維持良好的相位噪聲性能，如圖14所示。5 V供電軌引腳VMPX和VPRF可以相連并用單電源供電。3.3 V電源引腳VPOS_LO1、VPOS_LO2和VPOS_VCO也可相連并用單電源供電。VPOS_DIG不需要獨(dú)立的LDO，可以連接模擬3.3 V電源。

　　圖13. ADP2370的輸出頻譜

　　圖14. 開關(guān)與LDO噪聲系數(shù)

　　推薦電源設(shè)計(jì)（如圖15所示）采用6 V源電壓，包括ADP7104 5.0 V和ADP7104 3.3 V LDO。該解決方案只使用了LDO，因?yàn)樵措妷航咏璧碾娫措妷?。功效處于可接受水平，因此，無需額外增添濾波元件和開關(guān)調(diào)節(jié)器。

　　推薦的電源設(shè)計(jì)（如圖16所示）采用12 V源電壓，包括兩個(gè)開關(guān)調(diào)節(jié)器和一個(gè)LDO。源電壓遠(yuǎn)遠(yuǎn)大于所需電源電壓，因此使用了開關(guān)調(diào)節(jié)器來提高功效。除靈敏的VPOS_PLL電源以外的所有電源引腳都可用開關(guān)調(diào)節(jié)器供電。ADP7104或ADP151均可用于VPOS_PLL。

　　參考文獻(xiàn)

　　電路筆記CN0147，利用低噪聲LDO調(diào)節(jié)器為小數(shù)N分頻壓控振蕩器（VCO）供電，以降低相位噪聲，ADI公司，2010年。

　　Collins， Ian，集成PLL和VCO［第2部分］，Radio-Electronics.com，2010年11月。

　　調(diào)制器/解調(diào)器

　　線性穩(wěn)壓器

　　開關(guān)穩(wěn)壓器

　　圖15. 6 V源電壓的推薦電源設(shè)計(jì)

　　圖16. 12 V源電壓的推薦電源設(shè)計(jì)

　　作者：Qui Luu

?