向量(Pattern)發(fā)生器發(fā)生時鐘時，其實現(xiàn)方法有示于圖2的使用Variable Delay的方法和使用PLL來發(fā)生的2種模式。一般半導(dǎo)體測試系統(tǒng)采用的是VariableDelay方式，計測器等脈沖發(fā)生器等處于高速及低Jitter的要求，采用的是PLL方式。圖3是由采用Variable Delay方式，利用T6683發(fā)生的500MHz信號的XOR方式合成的5Gbps數(shù)據(jù)的波形。各通道的輸出Delay已經(jīng)經(jīng)過最適化的調(diào)整，但是還是可以看到XOR的輸入Jitter沒有任何改善顯現(xiàn)在輸出波形中，單純這樣的波形是不能適用于數(shù)GHz的高速信號傳輸。

　　因此我們采用的是如圖4所示的低速時鐘發(fā)生采用Variable Delay方式，高速部采用與低速部保持同步的PLL方式。另外，Jitter Reduce電路的嵌入也可以使得高速部的向量(Pattern)發(fā)生盡可能的不受到低速部的Jitter誤差的影響。

　　從PE到被測芯片(DUT)的高速信號傳送

　　在實際測試中，從ATE的Driver端到被測芯片(DUT)的信號傳送過程，會遇到如圖6-1所示的Pin-Relay、傳輸線路(同軸線)、接線端子、印刷線路等各影響高頻信號衰減的問題。圖6-2是一般的1GHz信號用線路的傳輸特性，當(dāng)用它來傳輸更高頻率的信號時，我們可以看到在2.5GHz開始就會造成較大的衰減損失。這個衰減如果是超過10dB以上的話，是很難進(jìn)行正確補(bǔ)償?shù)?。因此為了減小在高頻帶的損失，我們對上述圖6-1線路進(jìn)行了以下4個項目的改進(jìn)。

　?、?Pin Relay & DC Relay

　　② 同軸線

　?、劢泳€端子(Connecter)

　?、?印刷線路