現(xiàn)在FPGA的一個(gè)發(fā)展趨勢(shì)是把CPU、MCU集成進(jìn)來(lái)，甚至在FPGA內(nèi)部實(shí)現(xiàn)片上系統(tǒng)都是可能的，這對(duì)FPGA的門數(shù)、時(shí)鐘速率，功耗都提出了很高的要求。同時(shí)，這些變化對(duì)測(cè)試企業(yè)也是一種潛在的挑戰(zhàn)。

　　從不同層面考量解決方案

　　按照現(xiàn)在FPGA的發(fā)展?fàn)顩r，單純靠軟件的方法，是無(wú)法做好產(chǎn)品檢測(cè)的，要把軟件與硬件結(jié)合起來(lái)。

　　一是大容量?，F(xiàn)在百萬(wàn)門級(jí)FPGA的應(yīng)用已經(jīng)很多了。對(duì)設(shè)計(jì)工程人員來(lái)說(shuō)，門數(shù)的增多必然會(huì)對(duì)設(shè)計(jì)提出更高的要求。比如在FPGA不同模塊進(jìn)行拼接合成的過(guò)程中，必然會(huì)遇到模塊與模塊之間的接口問(wèn)題，而傳統(tǒng)的仿真、測(cè)試僅限于模塊內(nèi)部或模塊自身，涉及模塊與模塊之間的協(xié)同問(wèn)題，往往是實(shí)時(shí)信號(hào)，無(wú)法用靜態(tài)的仿真工具體現(xiàn)出來(lái)，這時(shí)就需要外部測(cè)試儀器的介入。

　　二是高速率。現(xiàn)在FPGA內(nèi)部信號(hào)速率變化得很快，頻率可以達(dá)到300MHz、500MHz，甚至更高，局部可能會(huì)有上1000MHz的時(shí)鐘速率。另外FPGA接口速率也有很大提高，比如現(xiàn)在通信行業(yè)經(jīng)常用到FPGA做橋片、數(shù)據(jù)發(fā)送器或接收器，最高速率已達(dá)到28GHz，以往經(jīng)常使用IC，而現(xiàn)在為了實(shí)現(xiàn)更加靈活的協(xié)議操作度，往往使用FPGA來(lái)實(shí)現(xiàn)。在時(shí)鐘速率較低的情況下，不需要進(jìn)行過(guò)多的測(cè)量驗(yàn)證，誤碼率也可以達(dá)到相關(guān)要求，可是當(dāng)速率提高到28GHz時(shí)，如果沒有一個(gè)更好的測(cè)量手段，將很難對(duì)系統(tǒng)做出客觀正確的判斷。

　　解決方案需要從不同層面進(jìn)行考量。第一個(gè)層面需要對(duì)承載FPGA的PCB板進(jìn)行測(cè)量，比如它的走線、設(shè)計(jì)、過(guò)孔等，在測(cè)試中可以通過(guò)阻抗、差損等專用的信號(hào)外展性測(cè)試方案，對(duì)PCB的質(zhì)量進(jìn)行評(píng)估。這可使測(cè)試者了解這個(gè)PCB板可以跑多快的速率。第二個(gè)層面是對(duì)信號(hào)本身的質(zhì)量進(jìn)行考察。現(xiàn)在FPGA的高速接口都可以對(duì)信號(hào)的擺幅、預(yù)加重等參數(shù)進(jìn)行調(diào)節(jié)，在接收端對(duì)均衡、時(shí)鐘恢復(fù)等參數(shù)進(jìn)行調(diào)節(jié)。但這些參數(shù)究竟調(diào)速到什么程度是最優(yōu)的呢？這就需要在板級(jí)對(duì)信號(hào)進(jìn)行采集，然后進(jìn)行分析，提供一種類似仿真的功能。它可以在測(cè)量系統(tǒng)中，把FPGA的內(nèi)部設(shè)置直觀地反映到信號(hào)中去，不需要實(shí)際調(diào)節(jié)FPGA的參數(shù)，而是在測(cè)量系統(tǒng)中反映出來(lái)。第三個(gè)層面涉及誤碼的測(cè)量?？蛻麸@然更關(guān)心接收端的容限能力，即能接受多差的信號(hào)，而不出現(xiàn)誤碼。

　　當(dāng)然，對(duì)FPGA的測(cè)試大部分是通過(guò)軟件實(shí)現(xiàn)的。首先是成本比較低，不需要外購(gòu)設(shè)備和儀器。其次是可以把大部分的設(shè)計(jì)缺陷找出來(lái)。但是軟件方式，無(wú)論是靜態(tài)仿真，還是動(dòng)態(tài)仿真，都存在部分測(cè)試需求無(wú)法滿足的情況。比如實(shí)時(shí)性問(wèn)題，因?yàn)镕PGA總是作為運(yùn)算系統(tǒng)的一個(gè)子模塊來(lái)運(yùn)行的。FPGA配合板內(nèi)其他模塊時(shí)的工作狀態(tài)，用仿真工具是沒法直接測(cè)量的，比如是否要設(shè)置一些容限，是否進(jìn)行一些時(shí)鐘的約束性保護(hù)等，都需要用到外部的測(cè)量設(shè)備。另外，在測(cè)試的精度方面，F(xiàn)PGA的內(nèi)部軟件測(cè)試只能做邏輯信號(hào)的狀態(tài)采集，無(wú)法看到定時(shí)信息。而FPGA中定時(shí)的測(cè)試數(shù)據(jù)又是非常重要的。這些測(cè)量也只能通過(guò)外部硬件設(shè)備來(lái)完成?？傊?，按照現(xiàn)在FPGA的發(fā)展?fàn)顩r，單純靠軟件的方法，是無(wú)法做好產(chǎn)品檢測(cè)的。但也不能完全摒棄軟件方法，要把軟件與硬件結(jié)合起來(lái)，用軟件方法可以發(fā)現(xiàn)產(chǎn)品中80%的問(wèn)題，剩下20%的問(wèn)題只能用外部的儀器來(lái)測(cè)量。但是，這20%的問(wèn)題往往需要花費(fèi)80%的時(shí)間和精力去處理。

　　組合應(yīng)用測(cè)試工具

　　泰克很早就預(yù)計(jì)到數(shù)字電路的發(fā)展是一個(gè)不可阻擋的趨勢(shì)，數(shù)字電路的趨勢(shì)是高速化、串行化。

　　至于測(cè)試工具的選擇，無(wú)外乎是示波器與邏輯分析儀等。邏輯分析儀是數(shù)字化的采集設(shè)備，專門用于檢測(cè)數(shù)字邏輯。它通道數(shù)多，本身狀態(tài)時(shí)鐘速率可以達(dá)到2G～3GHz，可以與局部時(shí)鐘、系統(tǒng)時(shí)鐘匹配起來(lái)，可以以時(shí)鐘的節(jié)拍，對(duì)信號(hào)進(jìn)行鎖存，從而看到FPGA內(nèi)部的工作狀態(tài)。在泰克的示波器家族中MSO（混合信號(hào)示波器），即帶有邏輯通道的示波器，是非常重要的一類，它還可以看到模擬信號(hào)。

　　對(duì)不同規(guī)模的FPGA進(jìn)行調(diào)試會(huì)用到不同的設(shè)備：如果對(duì)大容量FPGA進(jìn)行檢測(cè)，邏輯分析儀更適合一些，它的通道數(shù)更多，狀態(tài)速率更匹配于大容量FPGA；如果是對(duì)一些小型FPGA進(jìn)行檢測(cè)，MSO更加適合，它除了可以測(cè)量邏輯信號(hào)之外，還可以測(cè)量模擬信號(hào)。另外，在泰克的解決方案中，還有一套邏輯分析儀與示波器匹配使用的方案，可以讓用戶既看到邏輯信號(hào)又看到模擬信號(hào)，即從兩種不同角度對(duì)一個(gè)信號(hào)進(jìn)行觀測(cè)。

　　泰克很早就預(yù)計(jì)到數(shù)字電路的發(fā)展是一個(gè)不可阻擋的趨勢(shì)，數(shù)字電路的趨勢(shì)是高速化、串行化。泰克在FPGA調(diào)試的重要工具發(fā)展方面有著長(zhǎng)期的積累。2011年泰克公司又收購(gòu)了Veridae公司，以擴(kuò)展大規(guī)模ASIC/FPGA設(shè)計(jì)仿真產(chǎn)品線，提供了Clarus、Certus、Corus系列產(chǎn)品，針對(duì)SoC、ASIC設(shè)計(jì)、原形驗(yàn)證以及系統(tǒng)設(shè)計(jì)提供片上儀器測(cè)試方案。如Certus調(diào)試套件就是一種靈活的、經(jīng)過(guò)驗(yàn)證的解決方案，可以用于所有高端Xilinx或Altera FPGAs及各種現(xiàn)有的FPGA原型電路板上，而不管特定ASIC設(shè)計(jì)采用什么I/O或FPGA拓?fù)洹?/p>