Pass or Fail？

這是一款芯片在商業(yè)化量產(chǎn)之前的必經(jīng)環(huán)節(jié)——TEST。

芯片為什么要做測(cè)試？

因?yàn)樵谛酒谥圃爝^程中，不可避免的會(huì)出現(xiàn)缺陷，芯片測(cè)試就是為了發(fā)現(xiàn)產(chǎn)生缺陷的芯片。

如果缺少這一步驟，把有缺陷的壞片賣給客戶，后續(xù)的損失將是測(cè)試環(huán)節(jié)原本成本的數(shù)倍，可能還會(huì)影響公司在行業(yè)的聲譽(yù)。

因此測(cè)試的重要性也隨之體現(xiàn)，保證芯片質(zhì)量，縮短芯片上市時(shí)間，提高公司利潤(rùn)。

測(cè)試本身就是設(shè)計(jì)

芯片設(shè)計(jì)公司在完成一個(gè)芯片項(xiàng)目的流程是這樣的，從市場(chǎng)需求出發(fā)，到產(chǎn)品tape out進(jìn)行制造，包含了系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)、物理設(shè)計(jì)，到最后開始投入制造。

而在整個(gè)設(shè)計(jì)過程中，各個(gè)環(huán)節(jié)都要為測(cè)試去考慮，從測(cè)試架構(gòu)、測(cè)試邏輯設(shè)計(jì)、測(cè)試模式產(chǎn)生、到各種噪聲/延遲/失效模式綜合、進(jìn)而產(chǎn)生測(cè)試pattern，最后在制造完成后進(jìn)行測(cè)試，對(duì)測(cè)試數(shù)據(jù)進(jìn)行分析，從而分析失效模式，驗(yàn)證研發(fā)。

不是說制造上出現(xiàn)的缺陷，就簡(jiǎn)單的將測(cè)試定義為設(shè)計(jì)之后的事情，測(cè)試本身就是設(shè)計(jì)，這個(gè)是需要在最初就設(shè)計(jì)好了的，對(duì)于設(shè)計(jì)公司來說，測(cè)試至關(guān)重要，不亞于電路設(shè)計(jì)本身。

這也是具備一定規(guī)模體量的芯片設(shè)計(jì)公司都會(huì)設(shè)置DFT崗位的原因，design for test，也就是在芯片設(shè)計(jì)過程中就開始考慮測(cè)試的問題。

測(cè)試環(huán)節(jié)越來越被重視的原因

1、隨著芯片復(fù)雜度的日漸提高，內(nèi)部模塊越來越多，制造工藝也是更加先進(jìn)，對(duì)應(yīng)的失效模式也就不斷增多。在這種趨勢(shì)下，如何能完整有效地測(cè)試整個(gè)芯片，在設(shè)計(jì)過程中需要被考慮的比重越來越多。

2、一切行為的目的都是為了保證設(shè)計(jì)制造的芯片實(shí)現(xiàn)設(shè)計(jì)功能，而從設(shè)計(jì)、制造、測(cè)試的環(huán)節(jié)上，都會(huì)產(chǎn)生一定的失效，如何保證芯片達(dá)到合格良率，如何確保測(cè)試本身的有效性，如何按時(shí)按量提供給客戶符合要求的芯片，這些都要從一開始設(shè)計(jì)的時(shí)候就要考慮測(cè)試方案。

3、提高利潤(rùn)的本質(zhì)實(shí)際上是節(jié)約成本。越早發(fā)現(xiàn)失效，越能減少無謂的浪費(fèi)；設(shè)計(jì)和制造的冗余度越高，越能提供最終產(chǎn)品的良率；同時(shí)，如果能得到更多的有意義的測(cè)試數(shù)據(jù)，也能反過來提供給設(shè)計(jì)和制造端有用的信息，從而使得后者有效地分析失效模式，改善設(shè)計(jì)和制造良率。

兩種測(cè)試：抽樣測(cè)試和生產(chǎn)全測(cè)。

抽樣測(cè)試：這里就可以反映出芯片設(shè)計(jì)過程中就開始考慮測(cè)試，設(shè)計(jì)過程中的驗(yàn)證測(cè)試，芯片可靠性測(cè)試，芯片特性測(cè)試等等，這些都是抽樣測(cè)試。

驗(yàn)證測(cè)試就是從功能方面來驗(yàn)證是否符合設(shè)計(jì)目標(biāo)，可靠性測(cè)試是確認(rèn)最終芯片的壽命以及是否對(duì)環(huán)境有一定的魯棒性，而特性測(cè)試測(cè)試驗(yàn)證設(shè)計(jì)的冗余度。

生產(chǎn)全測(cè)：這就是把缺陷挑出來，分離壞品和好品的過程。這種測(cè)試在芯片的價(jià)值鏈中按照不同階段又分成CP (Circuit Probing) 測(cè)試與 FT (Final Test) 測(cè)試，即測(cè)試整片的晶圓 Wafer（CP測(cè)試）和測(cè)試封裝好之后的單顆芯片 Chip（FT測(cè)試）。

CP測(cè)試一般可以體現(xiàn)fab廠制造的工藝水平，現(xiàn)在對(duì)于一般wafer成熟工藝，很多公司都會(huì)選擇性把CP給省了，以減少CP測(cè)試成本。具體做不做CP測(cè)試，就是封裝成本和CP測(cè)試成本綜合考量的結(jié)果。

并且隨著芯片規(guī)模的越來越大，ATE（Automatic Test Equipment）應(yīng)運(yùn)而生。

芯片ATE測(cè)試機(jī)臺(tái)設(shè)備和EDA軟件一樣，是一個(gè)寡頭壟斷的行業(yè)。兩家巨頭企業(yè)蠶食了全球?qū)⒔?80% 的份額。一家叫：泰瑞達(dá)?(Teradyne) 是美國(guó)公司，另一家叫：愛德萬?(Advantest / 株式會(huì)社アドバンテスト) 是日本與德國(guó)的混血公司。

測(cè)試行業(yè)現(xiàn)狀和測(cè)試工程師的選擇

長(zhǎng)久以來，芯片測(cè)試都被劃分為芯片封測(cè)的一部分，封測(cè)一體化的企業(yè)往往都是封裝為主，測(cè)試為輔，而隨著國(guó)內(nèi)芯片行業(yè)的快速發(fā)展，封測(cè)企業(yè)的傳統(tǒng)模式逐漸無法滿足大多數(shù)企業(yè)定制化的需求。

這就導(dǎo)致目前國(guó)內(nèi)芯片設(shè)計(jì)行業(yè)出現(xiàn)了只具備芯片設(shè)計(jì)能力，但卻缺乏芯片測(cè)試功能的公司，大量專用型芯片被設(shè)計(jì)出來之后，長(zhǎng)期停滯在測(cè)試階段，難以實(shí)現(xiàn)封裝生產(chǎn)上市。

企業(yè)需求產(chǎn)生崗位需求，目前行業(yè)內(nèi)對(duì)芯片測(cè)試工程師的需求也是越發(fā)旺盛。一家優(yōu)秀的芯片測(cè)試公司不僅要做到幫助客戶根據(jù)測(cè)試反饋及時(shí)調(diào)整設(shè)計(jì)思路，還能根據(jù)不同賽道品類芯片推出定制化服務(wù)，滿足不同企業(yè)的各類要求，這在目前市場(chǎng)上是極為少見的，因此例如海思高通這類大廠都會(huì)招聘自己的ATE測(cè)試工程師。

而對(duì)于芯片測(cè)試工程師的去向選擇，設(shè)計(jì)公司、封測(cè)廠，CP測(cè)試廠都需要IC測(cè)試工程師，優(yōu)先推薦去IC設(shè)計(jì)公司（海思，高通），其次是晶圓代工廠/Foundry廠（中芯國(guó)際），最后則是封測(cè)廠。

編輯：黃飛

?