在設(shè)計(jì)中，布局是一個重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。

　　布局的方式分兩種，一種是交互式布局，另一種是自動布局，一般是在自動布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時還可根據(jù)走線的情況對門電路進(jìn)行再分配，將兩個門電路進(jìn)行交換，使其成為便于布線的最佳布局。在布局完成后，還可對設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來， 同時對模擬的有關(guān)信息進(jìn)行更新，使得能對電路的電氣性能及功能進(jìn)行板級驗(yàn)證。

　　退耦，就是消除高頻雜波的影響。高頻雜波的影響，主要是對有源元件，比如放大器、解調(diào)器，等等，雜波可以從元件的管腳、PCB的引線等等地方串入。為了 消除或減少雜波對這些元件的影響，就要盡量在雜波進(jìn)入元件之前把雜波濾掉。所以去耦電容靠元件越近，雜波可能串入的量就越少。

　　用在退耦電路中的電容稱為退耦電容，退耦電容并接于電路正負(fù)極之間，可防止電路通過電源形成的正反饋通路而引起的寄生振蕩。所謂退耦，即防止前后電路 電流大小變化時，在供電電路中所形成的電流沖動對電路的正常工作產(chǎn)生影響，換言之，退耦電路能夠有效地消除電路之間的寄生耦合

　　這是一個DeCap，也就是所謂的退耦電容，并不是旁路濾波電容（bypass）。主要是用來抑制IC內(nèi)部的雜訊，如振蕩器的多次諧波等傳到電源里 而干擾其它電路的。只要想象一下，雜訊是從IC內(nèi)部向外走的，而不是從外部電源向IC內(nèi)走的就理解了。圖1到5里，噪聲從的地線和電源線出來的后，在到達(dá) 這個退耦電容之前已經(jīng)通過過孔的支路跑到其它電路里去了，當(dāng)然是不行的。關(guān)于退耦電容和濾波電容，請參考倫德全的《電路板級的電磁兼容設(shè)計(jì)》的論文。

　　進(jìn)一步：這種位置的電容，一般有兩個作用。

　　一是為IC電源提供瞬間工作所需的大電流（也有的叫旁路）；

　　二是作為一種去耦的作用，即去除IC產(chǎn)生的高頻雜信，使其不要傳遞到電源層或地層 。

　　對于第一種情況，不一定非要經(jīng)過電容后，才接到IC的電源或地引腳，但要盡量的靠近。典型的例子是BGA封的去耦合電容，一般都放在背面。盡量靠近的情況 下，也要注意電容到電源和地平面的布線，越短、越粗越好；否則會引入布線電感。因瞬時電源的補(bǔ)給也是找最短阻抗路徑的，過大的分布電感會帶來不利因素。

　　對于第二種情況，IC的電源先經(jīng)過電容后，再接到電源或地層，這是最好的，這樣雜信先由電容去掉了，就不會到電源或地層上了；這種情況，尤其要注意不要在布線中引入過大的電感，因高頻雜信，及其高次諧波，其頻率都很高，而在高頻下，小小的電感都會帶來較大的阻抗，至高頻雜信不能由電容低阻地耦合到地，從面降低了去耦效果。

　　退偶電容一般都是放在電路中的每一級節(jié)點(diǎn)之后，靠近單元供電位置，越近越好，根據(jù)工作頻率和耗電量可用電解+104的小電容比如一個音頻電路中有一級前置小信號放大，一級緩沖，一級功率放大，這個電路就可以分為三個單元，假如你用的電路為TDA2030和LM5532，那么退偶電容就分別放在2030和5532的電源供電引腳處，越近越好，可以在2030附近放一個幾百微法的電解和一個10的瓷片，在5532的供電腳放一個幾十或者幾百微法的電解和一個104的瓷片退偶，顧名思義就是退除、消除來自上一級的信號耦合，我們在設(shè)計(jì)一個雙聲道的音頻電路時，如果電路做的不好，即便是兩個聲道的放大部分完全獨(dú)立，但電源是公用的，如果退偶做的不夠好，就會產(chǎn)生串音干擾，如果加上了退偶電容，你會發(fā)現(xiàn)情況就會有所改善低頻電路相對要好