RTC電路應該怎樣設計

RTC（Real_Time Clock）為整個電子系統(tǒng)提供時間基準，MCU、MPU、CPU均離不開RTC電路設計，在設計、應用RTC單元時，常常會發(fā)現(xiàn)延時、超時或者功耗過大現(xiàn)象，如何解決RTC精度以及功耗問題呢？本文將為您介紹時鐘芯片PCF8563應用設計，并給出相應的解決方法。

一、什么是RTC

實時時鐘（Real_Time Clock）簡稱為RTC，主要為各種電子系統(tǒng)提供時間基準。通常把集成于芯片內(nèi)部的RTC稱為片內(nèi)RTC，在芯片外擴展的RTC稱為外部RTC，PCF8563是一款低功耗的CMOS實時時鐘/日歷外部芯片，支持可編程時鐘輸出、中斷輸出、低壓檢測等，與處理器通過I2C串行總線進行通信，最大總線速率可達400kHz。

二、RTC精度設計

RTC的主要職責就是提供準確的時間基準，計時不準的RTC毫無價值可言。目前部分MCU在片內(nèi)已集成RTC，實際測試中在電池供電6小時環(huán)境下片內(nèi)RTC的偏差在1-2分鐘。因此，若對實時時鐘有較高的要求則需優(yōu)先考慮外擴RTC，同時要求時鐘精度更高的RTC，比如PCF8563，表1所示是不同RTC的時鐘精度對比。

RTC電路應該怎樣設計

表1 常見RTC時鐘精度對比

1）電路設計

RTC設計電路簡約而不簡單，時鐘芯片的選擇、晶振的選擇、電路設計、器件放置、阻抗控制、PCB走線規(guī)范均會影響RTC的時間基準的穩(wěn)定性，圖 1為RTC芯片PCF8563電路設計。

RTC電路應該怎樣設計

圖1 PCF8563參考電路圖

2）晶體對地電容容值選擇

負載電容Cload= ［（Ca*Cb）/（Ca+Cb）］+Cstray，其中Ca、Cb為接在晶體兩引腳到地的電容，Cstray為晶體引腳至處理器晶體管腳的走線電容（即雜散電容總和），一般Cstray的典型值取4~6pF之間；如要滿足晶體12.5pF負載電容的要求，Cload= ［（15*15）/（15+15）］+5=12.5pF。

RTC電路應該怎樣設計

圖2 常見時鐘電路

3）PCB布線

由于RTC的晶振輸入電路具有很高的輸入阻抗，因此它與晶振的連線猶如一個天線，很容易耦合系統(tǒng)其余電路的高頻干擾。而干擾信號被耦合到晶振引腳導致時鐘數(shù)的增加或者減少，考慮到線路板上大多數(shù)信號的頻率高于32.768kHz，所以通常會發(fā)生額外的時鐘脈沖計數(shù)，因此晶振應盡可能靠近OSC1 和OSC2引腳放置，同時晶振、OSC1 和OSC2的引腳最好布成地平面，具體PCB布線如圖3所示。

RTC電路應該怎樣設計

圖3 PCB布線

4）電路相關說明

如圖1所示，R56、R57為 I2C 總線上拉電阻，PCF8563中斷輸出及時鐘輸出均為開漏輸出，所以也需要外接上拉電阻，如圖1中的的R58、R59，若不使用這兩個信號，對應的上拉電阻可以不用。

對于PCF8563芯片，需外接時鐘晶振32.768kHz （如圖1的 X1），推薦使用±20ppm或更穩(wěn)定的晶振。PCF8563典型應用電路推薦使用 15pF的晶振匹配電容，實際應用時可以作相應的調(diào)整，以使RTC獲得更高精度的時鐘源。一般晶振匹配電容在15pF～21pF之間調(diào)整（相對于±20ppm精度的 32.768kHz晶振），15pF電容時時鐘頻率略偏高，21pF電容時時鐘頻率略偏低。

5）精度調(diào)整方法

1.設置PCF8563時鐘輸出有效（CLKOUT），輸出頻率為32.768kHz；

2.使用高精度頻率計測量CLKOUT輸出的頻率；

3.根據(jù)測出的頻率，對 CB1、CB2、CB3作短接或斷開調(diào)整，頻率比32.768kHz偏高時，加大電容值，頻率比32.768kHz偏低時，減小電容值。

說明：圖1中的 C41、C42、C43的值在1pF～3pF之間，根據(jù)實際情況確定組合方式，以便于快速調(diào)整，推薦使用（3pF、3pF、3pF）、（1pF、2pF、3pF）、（2pF、3pF、4pF）。

三、RTC低功耗設計

很多RTC設計成可以只依靠一塊電池供電就能工作，如果主電源關閉，僅依靠一小塊鋰電池就能夠驅(qū)動振蕩器和整個時鐘電路，如何降低RTC電路工作時功率消耗？

通過應用幾種不同的方法可以降低RTC功耗：

選擇低功耗的RTC，比如PCF8563，表2所示是不同RTC的功率消耗對比

RTC電路應該怎樣設計