本設(shè)計(jì)中，計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓，同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能，實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA 上實(shí)現(xiàn)該算法時(shí)，可以大大提高該算法
2025-07-10 11:09:34
2199 
使用Theano，Python，PYNQ和Zynq開(kāi)發(fā)定點(diǎn)Deep Recurrent神經(jīng)網(wǎng)絡(luò) 如何在 Zynq UltraScale+ MPSoC 上實(shí)現(xiàn) Linux UIO 設(shè)計(jì) 基于Xilinx FPGA的視頻圖像采集系統(tǒng)
2018-03-14 18:29:153378 
本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫(xiě)測(cè)試。SRAM是一種非易失性存儲(chǔ)器，具有高速讀取和寫(xiě)入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫(xiě)測(cè)試，包括設(shè)計(jì)SRAM接口模塊
2025-10-22 17:21:384127 
是FPGA在自動(dòng)駕駛領(lǐng)域的主要應(yīng)用：
一、感知算法加速
圖像處理：自動(dòng)駕駛中需要通過(guò)攝像頭獲取并識(shí)別道路信息和行駛環(huán)境，這涉及到大量的圖像處理任務(wù)。FPGA在處理圖像上的運(yùn)算速度快，可并行性強(qiáng)，且功耗
2024-07-29 17:09:16
本帖最后由 發(fā)燒友LV 于 2014-12-29 20:13 編輯
在FPGA中實(shí)現(xiàn)PID算法，面臨著小數(shù)的計(jì)算，請(qǐng)問(wèn)大家一般是怎么處理的？
2014-12-03 21:59:29
FPGA功能如此強(qiáng)大，請(qǐng)問(wèn)用FPGA能實(shí)現(xiàn)或者比較適合實(shí)現(xiàn)什么樣的算法？
2024-05-26 20:18:05
在FPGA上實(shí)現(xiàn)H 264 AVC視頻編碼標(biāo)準(zhǔn)盡管H.264/AVC承諾將比已有視頻編碼標(biāo)準(zhǔn)具有更高的編碼效率，它仍為系統(tǒng)架構(gòu)師、DSP 工程師和硬件設(shè)計(jì)人員帶來(lái)了巨大的工程設(shè)計(jì)挑戰(zhàn)。H.264
2008-06-25 11:33:26
因使用HDL仿真器耗大量時(shí) 間。系統(tǒng)級(jí)設(shè)計(jì)和驗(yàn)證工具（如MATLAB和Simulink）通過(guò)在FPGA上快速建立算法原型，可以幫助工程師實(shí)現(xiàn)這些優(yōu)勢(shì)。本文將介紹使用MATLAB和Simulink創(chuàng)建
2020-05-04 07:00:00
本設(shè)計(jì)充分利用DM6446的強(qiáng)大運(yùn)算能力，在DSP內(nèi)核上實(shí)時(shí)運(yùn)行目標(biāo)跟蹤算法。 設(shè)計(jì)還在ARM處理器上執(zhí)行多線程應(yīng)用程序，負(fù)責(zé)視頻采集，顯示，網(wǎng)絡(luò)通信，外圍器件控制等工作。
2021-06-07 06:25:31
雷達(dá)主要是指用無(wú)線電方法發(fā)現(xiàn)目標(biāo)并測(cè)定它們在空間的準(zhǔn)確位置，因此雷達(dá)也稱為“無(wú)線電定位"。隨著雷達(dá)技術(shù)的不斷發(fā)展，雷達(dá)所要實(shí)現(xiàn)的任務(wù)不僅是準(zhǔn)確測(cè)量目標(biāo)的距離、方位和俯仰角，而且還包括準(zhǔn)確
2016-07-01 11:47:58
在信號(hào)處理中,FFT占有很重要的位置,其運(yùn)算時(shí)間影響整個(gè)系統(tǒng)的性能。傳統(tǒng)的實(shí)現(xiàn)方法速度很慢,難以滿足信號(hào)處理的實(shí)時(shí)性要求。針對(duì)這個(gè)問(wèn)題,本文研究了基于FPGA芯片的FFT算法,把FFT算法對(duì)實(shí)時(shí)性
2010-05-28 13:38:38
申請(qǐng)理由：本人已經(jīng)成功完成閾值自適應(yīng)視頻邊緣檢測(cè)算法的FPGA快速實(shí)現(xiàn)，但FPGA也有很多局限性，所以想將硬件平臺(tái)從FPGA換成香蕉派。相信會(huì)有全新的體驗(yàn)，和更加快捷的開(kāi)發(fā)途徑。項(xiàng)目描述：在香蕉派上
2016-06-20 15:55:06
仿真，由ISE綜合并下載，在Xilinx公司的Virtex-5xc5vfx70t器件上以200 MHz的時(shí)鐘實(shí)現(xiàn)驗(yàn)證，運(yùn)算結(jié)果與其他設(shè)計(jì)的運(yùn)算效率對(duì)比有一定優(yōu)勢(shì)。在現(xiàn)代聲納、雷達(dá)、通信、圖像處理等領(lǐng)域
2019-07-03 07:56:53
針對(duì)視頻的輸出顯示要求，重點(diǎn)介紹了基于雙線性插值算法的實(shí)現(xiàn)。ModelSim的仿真結(jié)果表明，該算法符合多屏幕顯示系統(tǒng)的要求。關(guān)鍵詞 視頻監(jiān)控;視頻圖像處理;雙線性插值;FPGA;多屏幕
2019-06-28 07:06:54
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程?！ ?shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于
2019-06-19 06:12:05
實(shí)時(shí)計(jì)算所需要的回波，從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬，這樣可以在沒(méi)有陣面數(shù)據(jù)的情況下，使信號(hào)處理分系統(tǒng)調(diào)試能夠正常進(jìn)行，從而不影響科研進(jìn)度，做到有問(wèn)題早發(fā)現(xiàn)?！ ? 系統(tǒng)原理 由于要調(diào)試的是PD體制雷達(dá)
2011-07-13 09:09:26
亮度分布特性有力的工具，根據(jù)它的結(jié)果可以進(jìn)行諸如灰度拉伸、自動(dòng)對(duì)比度、動(dòng)態(tài)伽馬調(diào)整等操作。圖1 Lena 圖像的灰度直方圖統(tǒng)計(jì)FPGA算法統(tǒng)計(jì)在計(jì)算機(jī)或者DSP 上實(shí)現(xiàn)直方圖統(tǒng)計(jì)時(shí)，我們通常會(huì)使用數(shù)組
2012-05-14 12:37:37
VGA顯示屏上，前面我們把硬件平臺(tái)已經(jīng)搭建完成了，后面我們將利用這個(gè)硬件基礎(chǔ)平臺(tái)上來(lái)實(shí)現(xiàn)基于FPGA的一系列圖像處理基礎(chǔ)算法。椒鹽噪聲（salt &pepper noise）是數(shù)字圖像的一
2017-08-28 11:34:10
：《科技資訊》 (科技資訊)年 卷 期：2017年 第24期摘 要：文章概述了一種廣泛應(yīng)用于VOIP(VoiceOverIP)技術(shù)的回聲消除算法,并基于該算法在大規(guī)模邏輯器件FPGA上實(shí)現(xiàn)應(yīng)用。通過(guò)仿真
2018-05-08 10:23:36
`大家好，給大家介紹一下，這是基于FPGA的膚色識(shí)別算法實(shí)現(xiàn)。我們今天這篇文章有兩個(gè)內(nèi)容一是實(shí)現(xiàn)基于FPGA的彩色圖片轉(zhuǎn)灰度實(shí)現(xiàn)，然后在這個(gè)基礎(chǔ)上實(shí)現(xiàn)基于FPGA的膚色檢測(cè)算法實(shí)現(xiàn)。將彩色圖像轉(zhuǎn)化
2017-10-28 08:48:57
本篇文章我要寫(xiě)的是基于的腐蝕膨脹算法實(shí)現(xiàn)，腐蝕膨脹是形態(tài)學(xué)圖像處理的基礎(chǔ)，，腐蝕在二值圖像的基礎(chǔ)上做“收縮”或“細(xì)化”操作，膨脹在二值圖像的基礎(chǔ)上做“加長(zhǎng)”或“變粗”的操作。那么什么是二值圖像呢？把
2017-09-22 13:20:55
視覺(jué)、交通監(jiān)測(cè)、可視預(yù)警、機(jī)器導(dǎo)航等民用領(lǐng)域有著廣泛的應(yīng)用，同時(shí)在火力攔截、導(dǎo)彈電視和紅外視頻制導(dǎo)等軍用方面也發(fā)揮著重要作用。基于二維轉(zhuǎn)臺(tái)以DSP和FPGA為核心器件構(gòu)成的視頻識(shí)別和跟蹤裝置，可工作于
2019-06-26 06:09:46
本文介紹了如何在FPGA中利用Block RAM的特殊結(jié)構(gòu)實(shí)現(xiàn)HDTV視頻增強(qiáng)算法中灰度直方圖統(tǒng)計(jì)。
2021-04-30 07:34:58
使用SoC FPGA，實(shí)現(xiàn)汽車雷達(dá)的數(shù)字化處理本白皮書(shū)介紹使用Altera? 低成本Cyclone? V SoC FPGA，實(shí)現(xiàn)典型雷達(dá)系統(tǒng)數(shù)字化處理的可行性。與定制ASIC 相比，這一方法的優(yōu)勢(shì)
2013-11-13 15:56:28
的檢測(cè)性能，在檢測(cè)前進(jìn)行一次視頻積累是非常必要的。雖然視頻積累的效果不如相參積累，但是視頻積累的工程實(shí)現(xiàn)比較簡(jiǎn)單，對(duì)雷達(dá)的收發(fā)系統(tǒng)沒(méi)有嚴(yán)格的相參性要求，且對(duì)大多數(shù)運(yùn)動(dòng)目標(biāo)來(lái)講其回波的起伏將明顯破壞相鄰回波信號(hào)的相位相參性，因此在許多實(shí)際工程應(yīng)用場(chǎng)合還是采用視頻積累。
2019-08-12 06:00:57
FFT算法的實(shí)現(xiàn)為了提高FFT工作頻率和節(jié)省FPGA資源，采用3級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)64點(diǎn)的FFT運(yùn)算。流水線處理器的結(jié)構(gòu)如圖2所示。每級(jí)均由延時(shí)單元、轉(zhuǎn)接器（SW）、蝶形運(yùn)算和旋轉(zhuǎn)因子乘法4個(gè)模塊組成
2019-06-17 09:01:35
我打算在FPGA上實(shí)現(xiàn)許多計(jì)算機(jī)視覺(jué)算法。 Digilent Atlys是這類應(yīng)用的良好平臺(tái)嗎？我是初學(xué)者，不能自己解決這個(gè)問(wèn)題。Digilent Atlys：http
2019-10-28 07:10:38
請(qǐng)問(wèn)一下如何用FPGA實(shí)現(xiàn)FFT算法？
2021-04-08 06:06:26
主要內(nèi)容包括：1. 為什么很多人覺(jué)得學(xué)習(xí)FPGA很困難，以及HDL學(xué)習(xí)的一些誤區(qū)；2. 軟件和硬件在算法實(shí)現(xiàn)上的區(qū)別；3. 通過(guò)具體例子詳細(xì)講解了從算法的行為級(jí)建模向RTL級(jí)建模的轉(zhuǎn)換思想和底層電路
2015-09-18 15:44:39
我正在做我的遺傳算法項(xiàng)目，有沒(méi)有辦法在斯巴達(dá)3AN fpga中實(shí)現(xiàn)遺傳算法，如果沒(méi)有建議我一些方法來(lái)克服這種沖突。謝謝以上來(lái)自于谷歌翻譯以下為原文I am doing my project
2019-04-03 13:16:55
本文利用CORDIC算法在FPGA上實(shí)現(xiàn)了高速自然對(duì)數(shù)變換器。
2021-04-30 06:05:22
進(jìn)行驗(yàn)證。能夠實(shí)現(xiàn)LFMCW雷達(dá)多目標(biāo)檢測(cè)方法的硬件電路設(shè)計(jì)。弄清LFMCW雷達(dá)的工作原理，系統(tǒng)中傳輸?shù)男盘?hào)特點(diǎn)；研究檢測(cè)算法的特點(diǎn)，用verilog語(yǔ)言實(shí)現(xiàn)檢測(cè)算法，在獲得滿意仿真結(jié)果的基礎(chǔ)上，完成電路的FGPA驗(yàn)證分析。QQ2784829569
2018-04-08 23:48:36
介紹一種在FPGA上實(shí)現(xiàn)的單精度浮點(diǎn)加法運(yùn)算器，運(yùn)算器算法的實(shí)現(xiàn)考慮了FPGA器件本身的特點(diǎn)，算法處理流程的拆分和模塊的拆分，便于流水設(shè)計(jì)的實(shí)現(xiàn)。
2021-04-29 06:27:09
求助大神，在FPGA上實(shí)現(xiàn)retinex算法 。。。
2013-05-08 23:29:41
數(shù)據(jù)格式為L(zhǎng)VDS/CSI，需要專用的FPGA開(kāi)發(fā)板才能將如此高速的數(shù)據(jù)上傳到上位機(jī)做算法驗(yàn)證。NXP的dolphin通過(guò)外接帶千兆網(wǎng)的S32處理器開(kāi)發(fā)板，可以實(shí)現(xiàn)數(shù)據(jù)到上位機(jī)的傳輸。但千兆網(wǎng)傳輸效率
2018-09-29 17:01:53
本文推導(dǎo)出一種適合在FPGA上實(shí)現(xiàn)從RGB到Y(jié)CbCr。顏色空間變換的新算法，采用單片FPGA完成電路設(shè)計(jì)，利用FPGA內(nèi)嵌DSP核實(shí)現(xiàn)乘法運(yùn)算，提高了轉(zhuǎn)換算法的運(yùn)行速度。
2021-04-29 06:57:57
想實(shí)現(xiàn)一些視頻算法的測(cè)試，需要讀入視頻（avi，MP4）。在CCS上可以讀入視頻文件嗎？怎樣實(shí)現(xiàn)？
2018-08-02 08:21:31
經(jīng)典FPGA算法教材:UMeyer-Baese - Digital Signal Processing with FPGA - Springer
此書(shū)是關(guān)于各種DSP的FPGA實(shí)現(xiàn)的書(shū)包括DSP算法原理算法優(yōu)化以及FPGA的硬件實(shí)現(xiàn)包括完整的VHDLVerilog HDL代碼
2009-06-08 18:15:59
657 介紹AES 算法的原理以及基于FPGA 的高速實(shí)現(xiàn)。結(jié)合算法和FPGA 的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時(shí),為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合
2010-01-25 14:26:5129 本文主要闡述了在某雷達(dá)系統(tǒng)中為實(shí)現(xiàn)偽碼對(duì)齊，所采用的滑動(dòng)控制方法的原理及在FPGA芯片上的實(shí)現(xiàn)。
2010-03-02 16:04:2213 介紹AES算法的原理以及基于FPGA的高速實(shí)現(xiàn)。結(jié)合算法和FPGA的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時(shí),為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合的流水線
2010-07-17 18:09:4346 乘累加器在DSP算法中有著舉足輕重的地位?，F(xiàn)在，很多前端DSP算法都通過(guò)FPGA實(shí)現(xiàn)。結(jié)合FPGA具體的硬件結(jié)構(gòu)，提出了乘累加器在FPGA中實(shí)現(xiàn)的改進(jìn)方法：流水線技術(shù)、CSD編碼、DA算法，
2010-08-06 14:41:3829 在視頻監(jiān)控系統(tǒng)中使用FPGA進(jìn)行視頻處理:視頻監(jiān)控系統(tǒng)是火車站，機(jī)場(chǎng)，銀行，娛樂(lè)場(chǎng)所，購(gòu)物中心乃至家庭保安的重要組件。
您可以使用xilinx視頻IP模塊組實(shí)現(xiàn)DVR。
2010-09-22 08:12:1636 介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
2010-11-09 16:42:4825 基于FPGA的各種雷達(dá)信號(hào)產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號(hào)質(zhì)量的方法，編程實(shí)現(xiàn)了頻率捷變、線性調(diào)頻以及相位編碼等雷達(dá)信號(hào)的產(chǎn)生。仿真
2010-11-29 18:02:4931 提出一種基于DCT域的數(shù)字水印算法，并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語(yǔ)言有效設(shè)計(jì)和實(shí)現(xiàn)DCT變換，分析與仿真結(jié)果表明：與軟件實(shí)現(xiàn)相比，用FPGA實(shí)現(xiàn)水印算法具有高
2010-12-28 10:22:1420 摘 要： 本文介紹了用FPGA實(shí)現(xiàn)的FIR算法，并對(duì)這種算法應(yīng)用于汽車動(dòng)態(tài)稱重儀表中的結(jié)果做了分析。實(shí)踐證明此算法用于動(dòng)態(tài)稱重具有良好的效果。引言車輛在動(dòng)態(tài)稱重時(shí)，
2006-03-11 13:46:021065 
AccelChip 公司（最近已被賽靈思公司收購(gòu)）最近所做的一次調(diào)查顯示，53% 的回答者認(rèn)為浮點(diǎn)定點(diǎn)轉(zhuǎn)換是在 FPGA 上實(shí)現(xiàn)算法時(shí)最困難的地方（圖 1）。
2010-07-16 09:43:451628 
介紹了一種適于TUD 系統(tǒng)的SHA256算法和HMAC算法! 給出了在FPGA上實(shí)現(xiàn)SHA256算法和HMAC 算法的一種電路設(shè)計(jì)方案!并對(duì)算法的硬件實(shí)現(xiàn)部分進(jìn)行了優(yōu)化設(shè)計(jì)! 給出了FPGA的實(shí)現(xiàn)結(jié)果
2011-05-16 16:50:45141 本系統(tǒng)基于自主產(chǎn)生的原理，選用DSP和FPGA為核心處理器，通過(guò)合理的算法設(shè)計(jì)，實(shí)現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計(jì)，采用改進(jìn)的基于存儲(chǔ)轉(zhuǎn)發(fā)的數(shù)字脈沖延時(shí)方法
2011-08-28 17:24:101873 
MIDI合成算法及其FPGA實(shí)現(xiàn).
2012-04-16 13:57:3844 基于FPGA的SM3算法優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)的論文
2015-10-29 17:16:515 ECT圖像重建算法的FPGA實(shí)現(xiàn)
ECT圖像重建算法的FPGA實(shí)現(xiàn)
2015-11-19 14:59:412 基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn)-2009。
2016-04-05 10:39:2922 基于FPGA的視頻字符疊加的設(shè)計(jì)與實(shí)現(xiàn)。
2016-05-10 17:46:0730 Xilinx FPGA工程例子源碼：在FPGA上實(shí)現(xiàn)CRC算法的程序
2016-06-07 15:07:4528 FPGA實(shí)現(xiàn)的視頻圖像縮放顯示，下來(lái)看看。
2016-08-29 15:02:0329 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn)
2016-08-29 16:05:0111 基于FPGA的某型雷達(dá)視頻采集預(yù)處理模塊設(shè)計(jì)
2016-08-30 15:10:1434 實(shí)時(shí)圖像增強(qiáng)算法改進(jìn)及FPGA實(shí)現(xiàn)，下來(lái)看看
2016-09-17 07:28:2415 利用FPGA實(shí)現(xiàn)信號(hào)處理算法是一個(gè)難度頗高的應(yīng)用，不僅涉及到對(duì)信號(hào)處理算法、FPGA芯片和開(kāi)發(fā)工具的學(xué)習(xí)，還意味著要改變傳統(tǒng)利用軟件在DSP上實(shí)現(xiàn)算法的習(xí)慣，從面向硬件實(shí)現(xiàn)的算法設(shè)計(jì)、硬件實(shí)現(xiàn)、結(jié)構(gòu)優(yōu)化和算法驗(yàn)證等多個(gè)方面進(jìn)行深入學(xué)習(xí)。
2016-12-26 17:26:4112 算法進(jìn)行深入研究，面向Xilinx K7 410T FPGA 芯片設(shè)計(jì)SHA-1算法實(shí)現(xiàn)結(jié)構(gòu)，完成SHA-1算法編程，進(jìn)行測(cè)試和后續(xù)應(yīng)用。該算法在FPGA 上實(shí)現(xiàn)，可以實(shí)現(xiàn)3.2G bit/s的吞吐率
2017-10-30 16:25:544 的改變等對(duì)目標(biāo)識(shí)別帶來(lái)的困難，出現(xiàn)了很多的跟蹤算法。 因?yàn)槟繕?biāo)跟蹤算法需要處理的數(shù)據(jù)量大、運(yùn)算復(fù)雜，需要性能強(qiáng)大的處理器才能實(shí)時(shí)處理。我們選用TI推出的最新產(chǎn)品TMS320DM6446實(shí)現(xiàn)算法。TMS320DM6446是一款高度集成的片上系統(tǒng)，
2017-11-03 16:08:342 傳統(tǒng)的插值算法在視頻圖像縮放尤其是輸出高分辨率的視頻圖像時(shí)，對(duì)細(xì)節(jié)方面的處理性能較差。采用多相位插值算法實(shí)現(xiàn)視頻圖像縮放，主要闡述算法的原理及算法實(shí)現(xiàn)的硬件結(jié)構(gòu)。其中硬件電路控制部分使用Xilinx
2017-11-16 11:48:095854 
隨著視頻設(shè)備的高速發(fā)展，數(shù)字視頻相關(guān)應(yīng)用同樣發(fā)展迅速，如監(jiān)控設(shè)備、行車記錄儀以及手機(jī)等電子產(chǎn)品。而如今數(shù)字視頻圖像增強(qiáng)的算法層出不窮，由于算法的復(fù)雜程度比較高，很難滿足實(shí)時(shí)性這一基本的要求。討論了
2017-11-16 14:30:142987 用FPGA實(shí)現(xiàn)可以很好地解決實(shí)時(shí)處理的難題，而且目前的FPGA資源容量已經(jīng)很豐富，片內(nèi)的SRAM/PLL/邏輯資源已經(jīng)足以應(yīng)對(duì)一般圖像處理算法的需要，同時(shí)隨著價(jià)格的不斷下降，客觀上使得FPGA成為圖像處理算法實(shí)現(xiàn)不錯(cuò)的選擇。
2018-07-20 18:06:003081 
隨著測(cè)試參數(shù)種類增加，測(cè)試環(huán)境越來(lái)越復(fù)雜，海量雷達(dá)數(shù)據(jù)與有限存儲(chǔ)容量之間的矛盾日益明顯，實(shí)時(shí)數(shù)據(jù)采集與壓縮技術(shù)可以緩解這一矛盾的加劇。雷達(dá)數(shù)據(jù)采集系統(tǒng)采取了基于FPGA的LZW實(shí)時(shí)無(wú)損壓縮算法。該算法
2017-11-24 17:12:312242 
的Prewitt算法計(jì)算量大、耗時(shí)，其應(yīng)用受到很大限制。為了提高算法的效率，文中應(yīng)用GPU-CUDA技術(shù)實(shí)現(xiàn)Prewitt算法及快速成像，獲得了較高的加速比。最后，通過(guò)將實(shí)測(cè)探地雷達(dá)數(shù)據(jù)轉(zhuǎn)換成灰度圖像數(shù)據(jù)，并實(shí)施基于GPU的Prewitt算法處理的方法思路，對(duì)實(shí)測(cè)探地雷達(dá)數(shù)據(jù)進(jìn)行處
2017-12-14 16:09:490 細(xì)節(jié)的原理，以及其相對(duì)于經(jīng)典直方圖增強(qiáng)的優(yōu)勢(shì)，同時(shí)指出其迭代算法在硬件實(shí)現(xiàn)上的局限性，提出簡(jiǎn)化后的平臺(tái)值直方圖增強(qiáng)算法。然后再結(jié)合基于背景中值的灰度映射，通過(guò)加權(quán)平均得到最后圖像。經(jīng)過(guò)理論分析和實(shí)驗(yàn)證明，本文算
2017-12-22 11:25:152 商湯科技算法平臺(tái)團(tuán)隊(duì)和北京大學(xué)高能效實(shí)驗(yàn)室聯(lián)合提出一種基于 FPGA 的快速Winograd算法，可以大幅降低算法復(fù)雜度，改善 FPGA 上的 CNN 性能。
2018-02-07 11:52:0610225 
本文是基于FPGA實(shí)現(xiàn)Cordic算法的設(shè)計(jì)與驗(yàn)證，使用Verilog HDL設(shè)計(jì)，初步可實(shí)現(xiàn)正弦、余弦、反正切函數(shù)的實(shí)現(xiàn)。將復(fù)雜的運(yùn)算轉(zhuǎn)化成FPGA擅長(zhǎng)的加減法和乘法，而乘法運(yùn)算可以用移位運(yùn)算代替
2018-07-03 10:18:003415 
、功耗與實(shí)時(shí)性要求都很高的實(shí)時(shí)SAR成像系統(tǒng)，其應(yīng)用十分廣泛。在整個(gè)有距離-多普勒(R-D)算法中方位脈沖壓縮系統(tǒng)是設(shè)計(jì)的關(guān)鍵。隨著FPGA芯片突飛猛進(jìn)的發(fā)展，實(shí)時(shí)雷達(dá)成像方位脈沖壓縮系統(tǒng)在FPGA上實(shí)現(xiàn)變成了可能。
2018-12-30 11:10:005100 
本文介紹了如何在FPGA 中利用Block RAM 的特殊結(jié)構(gòu)實(shí)現(xiàn)HDTV視頻增強(qiáng)算法中灰度直方圖統(tǒng)計(jì)。
2019-07-10 08:10:003490 關(guān)鍵詞：DaVinci , SoC , 跟蹤算法 , 視頻 目標(biāo)跟蹤作為計(jì)算機(jī)視覺(jué)的一個(gè)極具挑戰(zhàn)性的研究任務(wù)，已被廣泛的應(yīng)用在人機(jī)交互、智能監(jiān)控、醫(yī)學(xué)圖像處理等領(lǐng)域中。目標(biāo)跟蹤的本質(zhì)是在圖像序列中
2018-11-14 11:32:02683 針對(duì)視頻安防監(jiān)控系統(tǒng)中出現(xiàn)的監(jiān)視區(qū)域有限、目標(biāo)定位困難等問(wèn)題，利用雷達(dá)監(jiān)測(cè)范圍廣、不受光學(xué)條件影響的特性，建立了雷達(dá)引導(dǎo)的視頻聯(lián)動(dòng)監(jiān)控模型，并在此基礎(chǔ)上提出了目標(biāo)定位算法和多目標(biāo)選擇算法。首先，根據(jù)
2018-12-20 11:20:2921 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之FPGA在視頻圖像處理領(lǐng)域的應(yīng)用視頻資料說(shuō)明。
2019-04-04 16:40:4635 此講座將結(jié)合新產(chǎn)品的特性，重點(diǎn)介紹如何在MATLAB?中開(kāi)發(fā)基于像素流的視頻和圖像處理的算法，并通過(guò)HDL代碼產(chǎn)生的技術(shù)快速在FPGA上實(shí)現(xiàn)。你將了解到：如何在MATLAB中開(kāi)發(fā)基于像素的視頻和圖像處理算法,如何在幀處理的測(cè)試平
2019-08-29 06:08:003331 
為有效提高視頻監(jiān)控應(yīng)用領(lǐng)域中多屏幕畫(huà)面顯示的清晰度、分辨度等問(wèn)題，提出了一種基于FPGA的實(shí)時(shí)視頻圖像處理算法。
2019-09-13 14:53:004101 函數(shù)和算術(shù)操作的循環(huán)迭代算法。CORDIC 算法主要由加法、移位實(shí)現(xiàn)，從而大大降低了占用的FPGA 資源。該文介紹一種由CORDIC 算法推導(dǎo)的對(duì)數(shù)函數(shù)在FPGA 上的實(shí)現(xiàn)。
2020-08-07 17:14:0012 在選取較優(yōu)化的指紋識(shí)別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實(shí)現(xiàn)方向上都有很大區(qū)別，所以本次設(shè)計(jì)從新的方向來(lái)完成傳統(tǒng)的指紋處理的設(shè)計(jì)。實(shí)際結(jié)果表明FPGA基本達(dá)到了設(shè)計(jì)的最初要求。
2021-02-03 15:53:0011 CORD IC算法是在許多角度計(jì)算方面有著廣泛應(yīng)用的經(jīng)典算法，通過(guò)考慮FPGA 的結(jié)構(gòu)、精度局限和速度要求，采用流水線技術(shù)（pipeline ） ，在FPGA 上用CORDIC算法實(shí)現(xiàn)了對(duì)于大吞吐量數(shù)據(jù)的向量?jī)A角的計(jì)算，并對(duì)實(shí)際應(yīng)用中內(nèi)部步驟寄存器精度的選取給出了較為詳細(xì)的方法。
2021-03-03 15:55:006 Rife算法的基礎(chǔ)上，通過(guò)對(duì)輸入信號(hào)進(jìn)行頻譜搬移，給出了一種修正Rife（MRife）算法．該算法易于并行實(shí)現(xiàn)。Monte Caro仿真表明，MRife算法具有頻率估計(jì)精度高、整個(gè)量化頻率范圍內(nèi)性能
2021-03-30 11:28:547 針對(duì)多屏幕拼接顯示系統(tǒng)中高分辨率．高清晰、低失真的顯示需求，提出了一種基于FPGA實(shí)現(xiàn)的實(shí)時(shí)視頻處理算法。在介紹了DVI接口屏幕拼接顯示的系統(tǒng)結(jié)構(gòu)及FPGA算法的主要功能后，針對(duì)算法處理對(duì)象具有視頻
2021-03-31 15:23:0910 為了調(diào)整圖像數(shù)據(jù)灰度，介紹了一種圖像灰度級(jí)拉伸算法的FPGA實(shí)現(xiàn)方法，并針對(duì)FPGA的特點(diǎn)對(duì)算法的實(shí)現(xiàn)方法進(jìn)行了研究，從而解決了其在導(dǎo)引系統(tǒng)應(yīng)用中的實(shí)時(shí)性問(wèn)題。仿真驗(yàn)證結(jié)果表明：基于FPGA的圖像拉伸算法具有運(yùn)算速度快，可靠性高，功耗低等特點(diǎn)，非常適合成像系統(tǒng)使用.
2021-04-01 14:14:4910 為了調(diào)整圖像數(shù)據(jù)灰度，介紹了一種圖像灰度級(jí)拉伸算法的FPGA實(shí)現(xiàn)方法，并針對(duì)FPGA的特點(diǎn)對(duì)算法的實(shí)現(xiàn)方法進(jìn)行了研究，從而解決了其在導(dǎo)引系統(tǒng)應(yīng)用中的實(shí)時(shí)性問(wèn)題。仿真驗(yàn)證結(jié)果表明：基于FPGA的圖像拉伸算法具有運(yùn)算速度快，可靠性高，功耗低等特點(diǎn)，非常適合成像系統(tǒng)使用.
2021-04-01 14:14:491 基于FPGA的定點(diǎn)LMS算法的實(shí)現(xiàn)講解。
2021-04-28 11:17:2515 基于FPGA的自適應(yīng)LMS算法的實(shí)現(xiàn)資料免費(fèi)下載。
2021-05-28 10:52:0919 電子發(fā)燒友網(wǎng)站提供《在Spartan 6 FPGA上從頭開(kāi)始實(shí)現(xiàn)全加器.zip》資料免費(fèi)下載
2023-06-15 10:13:280 電子發(fā)燒友網(wǎng)站提供《在FPGA上構(gòu)建EVM硬件的實(shí)現(xiàn).zip》資料免費(fèi)下載
2023-06-26 11:50:492 FPGA算法是指在FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）上實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備，可以通過(guò)配置和編程實(shí)現(xiàn)各種不同的功能和算法，而不需要進(jìn)行硬件電路的修改。
FPGA算法可以包括
2023-08-16 14:31:233884 
在FPGA的設(shè)計(jì)中，尤其是在通信領(lǐng)域，經(jīng)常會(huì)遇到hash算法的實(shí)現(xiàn)。hash算法在FPGA的設(shè)計(jì)中，它主要包括2個(gè)部分，第一個(gè)就是如何選擇一個(gè)好的hash函數(shù)，減少碰撞；第二個(gè)就是如何管理hash表。本文不討論hash算法本身，僅說(shuō)明hash表的管理。
2023-09-07 17:01:321980 
FPGA算法的優(yōu)點(diǎn)在于它們可以提供高度的定制化和靈活性，使得算法可以根據(jù)實(shí)際需求進(jìn)行優(yōu)化和調(diào)整。此外，FPGA還可以實(shí)現(xiàn)硬件加速，提供比傳統(tǒng)處理器更高的計(jì)算性能和吞吐量。因此，FPGA算法在許多領(lǐng)域中被廣泛應(yīng)用，包括嵌入式系統(tǒng)、高性能計(jì)算和實(shí)時(shí)信號(hào)處理等。
2024-01-15 16:03:243668
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論