本文詳細(xì)說明了一家消費(fèi)類產(chǎn)品市場中大型無晶圓半導(dǎo)體公司的數(shù)字IC設(shè)計(jì)團(tuán)隊(duì)如何活用標(biāo)準(zhǔn)化工具的互操作性，以維護(hù)大型、講求性能的40納米設(shè)計(jì)的手工版圖優(yōu)勢。該團(tuán)隊(duì)已經(jīng)在多家供應(yīng)商工具的協(xié)助下，通過Silicon Integration Initiative(Si2)的OpenAccess(OA)互操作性標(biāo)準(zhǔn)化成果有效展開整合，從而形成了具有更大生產(chǎn)力的定制IC版圖流程。

大型數(shù)字集成電路(IC)設(shè)計(jì)的版圖通常都是使用高度自動(dòng)化的版圖與繞線(APR)工具而建立的。盡管使用APR取代定制版圖存在著許多爭議，然而對大多數(shù)設(shè)計(jì)而言，APR的速度與掌握度等優(yōu)勢依然勝過面積或效能上的犧牲；但是，需要最高效能或最小面積的設(shè)計(jì)仍然依賴“手工”運(yùn)用定制IC版圖方法來完成。

在新一代的定制芯片中，復(fù)雜的規(guī)則、緊迫的上市時(shí)程以及纖薄尺寸與設(shè)計(jì)復(fù)雜度，使整個(gè)定制數(shù)字區(qū)塊的設(shè)計(jì)越來越難以實(shí)現(xiàn)。全自動(dòng)化的APR流程無法提供必要的版圖與繞線的互動(dòng)掌控。設(shè)計(jì)人員需要高度自動(dòng)化而且可控制的全定制數(shù)字IC設(shè)計(jì)流程，獲致最佳的性能、速度與面積。

定制設(shè)計(jì)中可控制式自動(dòng)化的好處

在設(shè)計(jì)大量儲存解決方案時(shí)，多年來設(shè)計(jì)團(tuán)隊(duì)都是為自己的模擬與定制數(shù)字設(shè)計(jì)而部署定制IC版圖自動(dòng)化。雖然模擬設(shè)計(jì)人員一直都使用定制設(shè)計(jì)方法，但數(shù)字設(shè)計(jì)團(tuán)隊(duì)通常只有性能、功耗、速度或面積要求超過APR工具的能力時(shí)，才會轉(zhuǎn)而使用定制設(shè)計(jì)工具與流程。

為了實(shí)現(xiàn)最佳性能與周轉(zhuǎn)時(shí)間，工程師們會使用采用先進(jìn)可控制式自動(dòng)化技術(shù)的工具，更快速且更事半功倍地建立定制數(shù)字設(shè)計(jì)。包括先進(jìn)的電路圖導(dǎo)向版圖(SDL)流程，這個(gè)流程運(yùn)用具備高度可架構(gòu)性、不依存于制程的參數(shù)式單元技術(shù)與器件層floorplan工具，提供實(shí)現(xiàn)最佳效能與密度所需的速度與控制，而不必改變設(shè)計(jì)風(fēng)格或犧牲成果質(zhì)量。

工程師們運(yùn)用繼承自電路圖的聯(lián)機(jī)而自動(dòng)產(chǎn)生飛行線(flight lines)，然后使用內(nèi)建的規(guī)則導(dǎo)向交互式繞線器，手工配置關(guān)鍵網(wǎng)絡(luò)的線路，以滿足超過2GHz的嚴(yán)苛頻率速度要求。在這種效能水平下，個(gè)別網(wǎng)絡(luò)的繞線對于環(huán)境以及與其他繞線、網(wǎng)絡(luò)甚至層別之間的互動(dòng)會很敏感。為了平衡這些元素，設(shè)計(jì)團(tuán)隊(duì)必須與設(shè)計(jì)環(huán)境中所有元素互動(dòng)。手工繞線時(shí)，設(shè)計(jì)團(tuán)隊(duì)可以安排路線、萃取與評估關(guān)鍵網(wǎng)絡(luò)以實(shí)現(xiàn)絕佳時(shí)序，然后加以修改，直到獲得所需值。

圖1. 飛行線顯示鏈接，并導(dǎo)引規(guī)則導(dǎo)向的手工繞線

迎接新一代定制數(shù)字設(shè)計(jì)的挑戰(zhàn)

盡管定制版圖與手工繞線作法能夠滿足效能需求，卻越來越難在合理期間內(nèi)完成新一代定制數(shù)字區(qū)塊。

隨著設(shè)計(jì)益趨龐大而且復(fù)雜，版圖設(shè)計(jì)人員遭遇嚴(yán)重的繞線問題，并發(fā)現(xiàn)自己是在一片未知領(lǐng)域中設(shè)計(jì)繞線通路，必須放棄密度以便使越來越龐大的區(qū)塊中的手工與點(diǎn)對點(diǎn)自動(dòng)化繞線作業(yè)獲得妥善的管理。雖然設(shè)計(jì)團(tuán)隊(duì)仍然能夠達(dá)成能效目標(biāo)，卻常常要付出增加面積的代價(jià)，這在講究成本的市場上不能令人滿意。此外，完成設(shè)計(jì)所需的時(shí)間也遠(yuǎn)遠(yuǎn)超過單一版圖所需時(shí)間。

圖2. OpenAccess中的相互操作性

隨著設(shè)計(jì)團(tuán)隊(duì)轉(zhuǎn)移到40nm制程以滿足日增的效能需求，挑戰(zhàn)也水漲船高。對于手工繞線與既有的自動(dòng)化定制繞線解決方案而言，在這個(gè)制程中，模塊變得過于龐大(太多互連線)，而且設(shè)計(jì)規(guī)則也太先進(jìn)。沒有任何大規(guī)模定制繞線器能夠提供先進(jìn)制程所需的深亞微米DRC-clean與DFM-aware繞線技術(shù)。

剛開始的時(shí)候，設(shè)計(jì)團(tuán)隊(duì)嘗試使用混合式流程，使用版圖編輯器像以前一樣以手工進(jìn)行關(guān)鍵網(wǎng)絡(luò)的繞線工作，然后運(yùn)用APR支持先進(jìn)DRC規(guī)則的數(shù)字繞線器來完成非關(guān)鍵網(wǎng)絡(luò)。很不幸地，不斷地?fù)Q用多種工具降低了生產(chǎn)力。無論個(gè)別步驟的效率有多高，定制與數(shù)字設(shè)計(jì)領(lǐng)域還是無法密切配合。此外，這個(gè)方法并非交互式的，會導(dǎo)致團(tuán)隊(duì)損失層次與連接數(shù)據(jù)。自動(dòng)化繞線器多半會反復(fù)執(zhí)行部分精心繪制的關(guān)鍵網(wǎng)絡(luò)的繞線，需要廣泛的手工校對，甚至要繞線器重復(fù)作業(yè)。因此，設(shè)計(jì)團(tuán)隊(duì)要花6個(gè)星期時(shí)間反復(fù)作業(yè)，才能夠獲得可接受，卻不是最佳的結(jié)果。

圖3. 繞線器辨識障礙然后繞線

即便是在非關(guān)鍵網(wǎng)絡(luò)，只要不妨礙反復(fù)作業(yè)的能力，自動(dòng)化繞線都能夠提高設(shè)計(jì)團(tuán)隊(duì)的生產(chǎn)力。而且，目前還無法呈現(xiàn)部分預(yù)先繞線與導(dǎo)引APR工具所需的精密間隔限制。所以，反而導(dǎo)致定制模塊中不良的寄生效應(yīng)，需要耗費(fèi)人力的手工重新繞線與多次冗長的重新執(zhí)行。

雖然自動(dòng)化通?？梢蕴岣呱a(chǎn)力，但是現(xiàn)在卻使困難的制程變得更冗長，因?yàn)樵O(shè)計(jì)人員無法控制結(jié)果。事實(shí)上，對已經(jīng)全部完成繞線的版圖中關(guān)鍵網(wǎng)絡(luò)的手工校對，通常比用手工從頭開始繞線還要花費(fèi)更多時(shí)間。設(shè)計(jì)團(tuán)隊(duì)得到一個(gè)結(jié)論，為了以更短時(shí)間實(shí)現(xiàn)最佳結(jié)果，需要能通過可控制式自動(dòng)化而維護(hù)層次、連接與設(shè)計(jì)完整性的異質(zhì)環(huán)境。

相互操作性節(jié)省時(shí)間

標(biāo)準(zhǔn)組織Silicon Integration Initiative(Si2)提供電子設(shè)計(jì)自動(dòng)化(EDA)工具專屬的可相互操作數(shù)據(jù)庫，稱為OpenAccess(OA)，近年來已經(jīng)成為定制設(shè)計(jì)的標(biāo)準(zhǔn)。OA有一項(xiàng)鮮為人知的功能OA Run Time Model(OA-RTM)，可在OA上執(zhí)行作為EDA工具專屬的內(nèi)存模型(in-memory model)。這表示，完全不同的工具可在同一時(shí)間、設(shè)計(jì)數(shù)據(jù)的同一內(nèi)存代理上操作。運(yùn)用OA-RTM的眾多供貨商的工具都可以如同單一供貨商所提供的工具一般順暢地配合作業(yè)。

運(yùn)用OA-RTM，Pyxis Technology的全新高效能定制繞線器能夠在Laker定制版圖環(huán)境中作業(yè)。這個(gè)極大容量定制數(shù)字繞線器已經(jīng)通過客戶驗(yàn)證，能夠在45nm和以下制程建立DRC-correct、DFM-aware的繞線；能夠執(zhí)行所有階層的繞線而且是漸進(jìn)式的，這表示，不必改變手工建立的既有關(guān)鍵網(wǎng)絡(luò)。執(zhí)行定制IC版圖系統(tǒng)時(shí)，設(shè)計(jì)人員能夠選擇芯片面積，并且讓整合式繞線器在這個(gè)限制條件下執(zhí)行所有網(wǎng)絡(luò)的繞線。強(qiáng)迫特定繞線通路的端口以及障礙(blockages)、變更與固定和既有的繞線全都由繞線器來辨識，不必?cái)?shù)據(jù)轉(zhuǎn)換或者將數(shù)據(jù)儲存到磁盤。

圖4. 交互式環(huán)境實(shí)現(xiàn)假設(shè)性分析

運(yùn)用這種具備相互操作性的解決方案，設(shè)計(jì)團(tuán)隊(duì)能夠運(yùn)用自動(dòng)化定制IC版圖系統(tǒng)與SDL方法，如同以前一樣地建立版圖。晶體管層的繞線由版圖工具來執(zhí)行，如同關(guān)鍵網(wǎng)絡(luò)一般?；蛘?，定義關(guān)鍵網(wǎng)絡(luò)繞線的預(yù)先配線(pre-wires)可由版圖編輯器來定義。以階段式執(zhí)行繞線，從關(guān)鍵網(wǎng)絡(luò)開始，然后按照執(zhí)行排序群組(階層化)，或整個(gè)區(qū)塊，都只需幾分鐘時(shí)間即可一氣呵成。

設(shè)計(jì)團(tuán)隊(duì)也能夠充分運(yùn)用定制繞線器的內(nèi)建萃取與時(shí)序引擎，快速回饋寄生參數(shù)與樣本時(shí)序。這樣，工程師們能夠判斷繞線拓?fù)浜螘r(shí)“已經(jīng)足夠好”了，以免布線過度。而且，這種定制流程的速度與可控制性非常實(shí)用，能夠快速評估版圖元素的放置，以實(shí)現(xiàn)最佳結(jié)果。繞線器也能夠新增“虛擬填充(dummy fill)”(冗余金屬，通常插入至版圖中以提高數(shù)據(jù)密度，實(shí)現(xiàn)一致化與平坦化)，幫助找出可能的破壞性寄生效應(yīng)，以確保晶圓廠設(shè)置的虛擬充填不會導(dǎo)致意外問題。

結(jié)合這些功能與高度自動(dòng)化的定制版圖系統(tǒng)，設(shè)計(jì)團(tuán)隊(duì)與EDA供貨商合作，建立了能夠執(zhí)行快速、反復(fù)“假設(shè)性”分析同時(shí)使版圖與繞線優(yōu)化的解決方案。由于能夠反復(fù)地繞線、萃取、分析時(shí)序、修改與驗(yàn)證，設(shè)計(jì)團(tuán)隊(duì)能夠降低實(shí)現(xiàn)更高效能目標(biāo)所需的設(shè)計(jì)費(fèi)用，同時(shí)也縮減功耗與面積 – 而所需時(shí)間遠(yuǎn)比以前單一版圖所需的時(shí)間更短。

測試結(jié)果

涉及關(guān)鍵、高效能區(qū)塊的特定測試以前需要6個(gè)星期的時(shí)間，才能夠獲得可接受的解決方案。這種區(qū)塊的效能需求與面積和功耗需求互相沖突，非常難以圓滿成功。為了確認(rèn)繞線器的效能，既有的繞線會被移除。在版圖編輯器中打平設(shè)計(jì)，整個(gè)區(qū)塊會在幾分鐘內(nèi)被自動(dòng)繞線。模仿標(biāo)準(zhǔn)流程，會快速產(chǎn)生額外版本，在其中以手工運(yùn)用版圖編輯器進(jìn)行關(guān)鍵網(wǎng)絡(luò)的繞線，然后運(yùn)用自動(dòng)化繞線器來實(shí)現(xiàn)剩余網(wǎng)絡(luò)。在自動(dòng)化繞線程序中，不會改變?nèi)魏侮P(guān)鍵網(wǎng)絡(luò)，也不會有任何DRC違反。

剛開始的觀念驗(yàn)證之后，設(shè)計(jì)團(tuán)隊(duì)證明一致的結(jié)果，通常需要3到6個(gè)星期才能夠完工的大型、高效能定制數(shù)字區(qū)塊，現(xiàn)在只需1個(gè)星期即可建立起來。這表示，設(shè)計(jì)團(tuán)隊(duì)可以騰出更多時(shí)間投入使定制區(qū)塊的效能、面積與功耗優(yōu)化的工作，最終讓產(chǎn)品實(shí)現(xiàn)更高價(jià)值。

作者: Rich Morse

Laker定制IC設(shè)計(jì)產(chǎn)品技術(shù)營銷與EDA聯(lián)盟經(jīng)理

SpringSoft公司

Mitch Heins

應(yīng)用副總裁

Pyxis Technology公司