運算放大器的輸入電壓超過額定輸入電壓范圍，或者在極端情況下，超過放大器的電源電壓時，放大器可能發(fā)生故障甚至受損。本文討論過壓狀況的一些常見原因和影響，為無保護的放大器增加過壓保護是如何的麻煩，以及集成過壓保護的新型放大器如何能為設(shè)計工程師提供緊湊、魯棒、透明、高性價比的解決方案。

所有電子器件的可耐受電壓都有一個上限，超過上限就會產(chǎn)生影響，輕則導(dǎo)致工作暫時中斷或系統(tǒng)閂鎖，重則造成永久性損害。特定器件能夠耐受的過壓量取決于多個因素，包括是否安裝或意外接觸器件、過壓事件的幅度和持續(xù)時間、器件的魯棒性等。

精密放大器常常是傳感器測量信號鏈中的第一個器件，因而最容易受到過壓故障的影響。選擇精密放大器時，系統(tǒng)設(shè)計師必須了解放大器的共模輸入范圍。在數(shù)據(jù)手冊中，共模輸入范圍可能是用輸入電壓范圍(IVR)、測試條件下的共模抑制比(CMRR)或以上二者來規(guī)定。

過壓狀況的實際原因

放大器需要兩種保護：一是過壓保護，用以防止電源時序控制、休眠模式切換和電壓尖峰引起的故障；二是 ESD（靜電放電）保護，用以防止靜電放電（甚至搬運過程中也可能出現(xiàn)靜電放電）引起的故障。安裝后，器件可能會受系統(tǒng)電源時序控制，導(dǎo)致重復(fù)性過壓應(yīng)力。系統(tǒng)設(shè)計師必須想方設(shè)法使故障電流避開敏感的器件，或者限制故障電流，使其不致于損壞器件。

在有多個電源電壓的復(fù)雜分布式電源架構(gòu)(DPA)系統(tǒng)中，電源時序控制可以使系統(tǒng)電路各部分的電源在不同的時間開啟和關(guān)閉。時序控制不當(dāng)可能會導(dǎo)致某個器件的某個引腳發(fā)生過壓或閂鎖狀況。隨著人們越來越關(guān)注能源效率，許多系統(tǒng)要求實現(xiàn)復(fù)雜的休眠和待機模式。這意味著，在系統(tǒng)的某些部分已關(guān)斷的同時，其它部分仍然可能處于上電和活動狀態(tài)。與電源時序控制一樣，這些情況可能會導(dǎo)致無法預(yù)測的過壓事件，但主要是在輸入引腳上。

許多類型的傳感器會產(chǎn)生意想不到的、與它們要測量的物理現(xiàn)象無關(guān)的輸出尖峰，這類過壓狀況一般僅影響輸入引腳。

靜電放電是一種廣為人知的過壓事件，常常發(fā)生在安裝器件之前。它造成的損害非常廣泛，以至于業(yè)界主要規(guī)范，如 JESD22-A114D 等，不得不明確如何測試和規(guī)定半導(dǎo)體耐受各類 ESD 事件的能力。幾乎所有半導(dǎo)體產(chǎn)品都包含某種形式的集成保護器件。應(yīng)用筆記 AN-397（標準線性集成電路的電誘發(fā)損壞：最常見起因和防止再發(fā)生的相關(guān)處理）是一篇很好的參考文獻，詳細討論了這一問題。出現(xiàn)高能脈沖時，ESD 單元應(yīng)進入低阻抗狀態(tài)。這不會限制輸入電流，但能提供到供電軌的低阻抗路徑。

一個簡單的案例研究：電源時序控制

隨著混合信號電路變得無處不在，單一 PCB 上的多電源需求也變得非常普遍。關(guān)于新設(shè)計需要考慮的一些微妙問題，特別是需要許多不相關(guān)的電源時，請參閱應(yīng)用筆記 AN-932（電源時序控制）。

精密放大器可能會成為這種狀況的受害者。圖 1 顯示了一個配置成差分放大器的運算放大器。放大器通過 RSENSE 檢測電流，并提供與相應(yīng)壓降成比例的輸出。必須采取措施，確保由 R3 和 R4 構(gòu)成的分壓器將輸入偏置在額定 IVR 范圍內(nèi)的某處。如果放大器的電源電壓不是從 VSY 獲得，并且 VCC 在 VSY 之后出現(xiàn)，則 A1 反相輸入端的電壓為：

其中 I–由無電源時 A1 的輸入阻抗決定。如果放大器不包含過壓處理設(shè)計，則最有可能的電流路徑是通過 ESD 二極管、箝位二極管或寄生二極管流向電源或地。如果此電壓超出 IVR 范圍，或者電流超過數(shù)據(jù)手冊規(guī)定的額定最大值，器件可能會受損。

ADA4091 和 ADA4096 等過壓保護放大器所用的 ESD 結(jié)構(gòu)不是二極管，而是 DIAC 器件（雙向“交流二極管”），這使得此類放大器即使沒有電源也能承受過壓狀況。?

運算放大器中的故障狀況

圖 2 顯示了一個 N 溝道 JFET 輸入級（J1、J2、R1 和 R2），后接一個第二增益級和輸出緩沖器(A1)。當(dāng)開環(huán)放大器在其額定 IVR 范圍內(nèi)時，差分輸入信號(VIN+ – VIN–)與 VDIFF 180 度異相。連接為單位增益緩沖器時（如圖所示），如果 VIN+的共模電壓超過放大器的 IVR，J1 的柵極 - 漏極進入未夾斷狀態(tài)并傳導(dǎo)整個 200 μA 級電流。只要 J1 的柵極 - 漏極電壓仍然反向偏置，VIN+的進一步增加就不會導(dǎo)致 VDIFF 變化（VOUT 仍然處于正供電軌）。然而，一旦 J1 的柵極 - 漏極變?yōu)檎?，VIN+的進一步增加就會提高 A1 反相輸入端的電壓，導(dǎo)致輸入信號與 VDIFF 之間發(fā)生不需要的反相。

圖 3 顯示了 A1 輸出端反相的一個示例。與雙極性輸入放大器不同，JFET 放大器的輸入未箝位，因而易發(fā)生反相。CMOS 放大器的柵極與漏極電隔離，一般不會發(fā)生反相。如果確實會發(fā)生反相，運算放大器制造商一般會在數(shù)據(jù)手冊中說明。下列條件下可能發(fā)生反相：放大器輸入端不是 CMOS，最大差分輸入為 VSY，數(shù)據(jù)手冊未聲明不會發(fā)生反相。雖然反相本身不是破壞性的，但它能導(dǎo)致正反饋，進而使伺服環(huán)路不穩(wěn)定。

系統(tǒng)設(shè)計師還必須關(guān)注放大器輸入超出電源范圍時會發(fā)生什么。這種故障狀況通常發(fā)生在電源時序控制導(dǎo)致一個源信號先于放大器電源激活時，或者在開啟、關(guān)閉或工作中電源出現(xiàn)尖峰時。對于大多數(shù)放大器，這種狀況是破壞性的，尤其是如果過壓大于二極管壓降。

圖 4 顯示了一個帶 ESD 保護二極管和箝位二極管的典型雙極性輸入級。在緩沖器配置中，當(dāng) VIN+超過任一電源軌時，ESD 和箝位二極管就會正偏。這些二極管的源極阻抗非常低，源極支持多少電流，二極管就能傳導(dǎo)多少電流。精密放大器（如 AD8622 等）提供少許差分保護，輸入端串聯(lián) 500 Ω電阻，施加差分電壓時，該電阻可限制輸入電流，但它只能在輸入電流不超過額定最大值時提供保護。如果最大輸入電流為 5 mA，則允許的最大差分電壓為 5 V。注意，這些電阻并不與 ESD 二極管串聯(lián)，因而無法限制流向電源軌的電流（例如在過壓期間）。

圖 5 顯示一個無保護雙極性運算放大器在同時施加差分輸入和過壓情況下的輸入電流與電壓的關(guān)系。一旦施加的電壓超過二極管壓降，電流就可能損害、降低運算放大器的性能，甚至破壞運算放大器。

外部輸入過壓保護

從半導(dǎo)體運算放大器問世之初，IC 設(shè)計師就不得不權(quán)衡芯片架構(gòu)與應(yīng)對其脆弱性所需的外部電路之間的關(guān)系。故障保護一直是最棘手的問題（例如，請參閱 MT-036——“運算放大器輸出反相和輸入過壓保護”和 MT-069——“儀表放大器輸入過壓保護”）。

系統(tǒng)設(shè)計師之所以需要精密運算放大器，是因為它有兩個重要特性：低失調(diào)電壓(VOS)和高共模抑制比(CMRR)，這兩個特性能夠簡化校準并使動態(tài)誤差最小。為在存在電氣過應(yīng)力(EOS)的情況下保持這些特性，雙極性運算放大器經(jīng)常內(nèi)置箝位二極管，并將小限流電阻與其輸入端串聯(lián)，但這些措施無法應(yīng)對輸入電壓超過供電軌時引起的故障狀況。為了增加保護，系統(tǒng)設(shè)計師可以采用圖 6 所示的電路。

如果 VIN 處的信號源先行上電，ROVP 將限制流入運算放大器的電流。肖特基二極管的正向電壓比典型的小信號二極管低 200 mV，因此所有過壓電流都會通過外部二極管 D1 和 D2 分流。然而，這些二極管可能會降低運算放大器的性能。例如，可以利用 1N5711 的反向漏電流曲線（見圖 7）來確定特定過壓保護電阻造成的 CMRR 損失。1N5711 在 0 V 時的反向漏電流為 0 nA，在 30 V 時為 60 nA。對于 0 V 共模電壓，D1 和 D2 引起的額外 IOS 取決于其漏電流的匹配程度。當(dāng) VIN 被拉至+15 V 時，D1 將反向偏置 30 V，D2 將偏置 0 V。因此，額外的 60 nA 電流流入 ROVP。當(dāng)輸入被拉至–15 V 時，D1 和 D2 的電氣位置交換，60 nA 電流流出 ROVP。在任意共模電壓下，保護二極管引起的額外 IOS 等于：

由公式 2 可計算出極端共模電壓下的 VOS 損失：

使用 1N5711 在 30 V 時的漏電流 60 nA 以及 5 kΩ保護電阻，兩個極端共模電壓下的 VOS 將增加 300 μV，導(dǎo)致整個輸入電壓范圍內(nèi)的額外ΔVOS 為 600 μV。根據(jù)數(shù)據(jù)手冊，一個具有 110 dB CMRR 的運算放大器將損失 17 dB CMRR。插入反饋電阻來均衡源阻抗只能在共模電壓為 0 V 時有幫助，但無法防止整個共模范圍內(nèi)產(chǎn)生額外的 IOS。表 1 顯示了保護精密放大器常用的一些二極管的計算結(jié)果。對于 CMRR 損失計算，假設(shè)使用 5 kΩ保護電阻。所有成本都是來自 www.mouser.com 的最新美元報價(2011)。

圖 6 所示的方法可能還有一個缺點，那就是保護二極管會將過壓電流分流到電源中。例如，如果正電源無法吸收大量電流，過壓電流就可能迫使正電源電壓提高。

防止這一現(xiàn)象的一種方法是在正輸入與地之間使用背靠背齊納二極管，如圖 8 所示。超過 D1 或 D2 的齊納電壓時，二極管將過壓電流分流到地，從而保護電源。這種配置能夠防止過壓期間的電荷泵效應(yīng)，但齊納二極管的漏電流和電容高于小信號二極管。此外，齊納二極管的漏電流曲線具有軟拐點(soft-knee)特征。在放大器的共模范圍內(nèi)，這會帶來額外的 CMRR 損失，如前所述。例如，BZB84-C24 是一個背靠背齊納二極管對，工作電壓范圍為 22.8 V 至 25.6 V，反向電流額定值為 50 nA（最大值，16.8 V 時），但制造商并未說明接近齊納電壓時的漏電流是多少。此外，為實現(xiàn)更陡的擊穿特性，齊納二極管一般采用比小信號二極管摻雜更重的擴散工藝制造，這就導(dǎo)致寄生電容相對較高，因而失真（特別是在幅度較高時）和失穩(wěn)的可能性更高。

早期集成過壓保護

上面討論了放大器的一些常用外部保護方法的缺點。如果放大器本身的設(shè)計能夠耐受較大的輸入過壓，那么其中的一些缺點是可以避免的。圖 9 顯示了差分輸入對采用的常見集成保護方案。

在該電路中，兩個放大器輸入端均有輸入保護電阻。雖然一般情況下只有一個輸入端需要過壓保護，但使各輸入端的寄生電容和漏電流均衡可以降低失真和失調(diào)電流。此外，二極管不必處理 ESD 事件，因而可以相對較小。

增加電阻，無論是外置還是內(nèi)置，均會增加放大器的和方根(RSS)熱噪聲（公式 4）：

如果使用 1 kΩ電阻來保護噪聲為 4 nV/√Hz 的運算放大器，總電壓噪聲將提高√2 倍。集成保護電阻并不能改變過壓保護會提高等效輸入電壓噪聲的事實，但將 R1 和 R2 與運算放大器集成在一起可確保數(shù)據(jù)手冊的噪聲規(guī)格包括保護電路。為了避免權(quán)衡噪聲與過壓，需要這樣一種保護電路：當(dāng)放大器輸入在額定范圍內(nèi)時，它提供低電阻；當(dāng)放大器輸入超過供電軌時，它提供高電阻。這種特性將能按需改善過壓保護，降低正常工作時的總噪聲貢獻。圖 10 顯示了一種具有該特性的電路方案。

Jxy 全部是 P 溝道 JFET，它們是耗盡型器件，因此溝道的摻雜類型與源極和漏極相同。當(dāng)放大器輸入電平介于兩個供電軌之間時，J1A 和 J2A 是簡單的電阻，阻值等于 RDSON，因為輸入偏置電流足夠小，溝道與柵極之間的任何電位差都不會使溝道關(guān)閉。如果 VIN- 超出負電源一個二極管壓降，電流就會流過 J1A，導(dǎo)致漏極關(guān)閉。這種轉(zhuǎn)換實際上是 J1A 離開三極工作區(qū)，進入線性工作區(qū)。如果 VIN+超出正電源一個二極管壓降，J1A 將充當(dāng)橫向 PNP。VIN+至柵極將用作正偏射極 - 基極結(jié)，另一個結(jié)用作基極 - 集電極，其高阻值避免輸入管過壓。

圖 11 中的電流 - 電壓曲線顯示了 FET 保護運算放大器在受到過壓掃描時的輸入阻抗變化。保護 FET 的 RDSON 為 4.5 kΩ；當(dāng)放大器的正輸入被拉至供電軌以上時，保護 FET 的電阻迅速提高到 22 kΩ（30 V 時），從而將輸入電流限制為 1.5 mA。

集成的優(yōu)勢

ADA4091 和 ADA4096 等放大器證明，實現(xiàn)魯棒的輸入過壓保護對運算放大器的精度影響非常小（如圖 10 所示）。ADA4096 能夠提供與電源電平無關(guān)的 32 V 過壓保護，從而無需雖然廉價但會大幅降低放大器精度的外部器件，或者雖然精密但成本高于放大器本身的外部器件。

圖 12 顯示了 2 mm × 2 mm LFCSP 封裝的 ADA4096-2 和幾個常用于外部輸入保護的分立器件。ADA4096-2 的集成保護使 PCB 尺寸大幅縮小，其影響已包括在運算放大器的技術(shù)規(guī)格中。即使未施加電源，它也能保護放大器（見圖 13）。此外，ADA4091 和 ADA4096 具有軌到軌輸入和輸出特性(RRIO)，在整個過壓保護范圍內(nèi)都不會發(fā)生反相（見圖 14）。這些優(yōu)勢使得系統(tǒng)設(shè)計師可以少擔(dān)心電源時序控制和閂鎖問題。

結(jié)論

總而言之，集成過壓保護具有許多優(yōu)勢：

1. 提高模擬信號鏈的魯棒性和精度

2. 縮短產(chǎn)品上市時間(TTM)、設(shè)計時間，降低測試要求

3. 降低 BOM（物料清單）成本

4. 核準器件清單所需的器件更少

5. PCB 尺寸更小、密度更高

6. 故障率更低

來源：互聯(lián)網(wǎng)