覆蓋驅(qū)動驗證

UVM提供了實現(xiàn) 覆蓋驅(qū)動驗證（coverage-driven verification ，CDV） 的框架。 CDV結(jié)合了自動測試向量生成，自檢查和覆蓋率收集，顯著地縮短了用于驗證設(shè)計時間。

CDV流程與傳統(tǒng)的定向測試流程不同。CDV從驗證目標(biāo)開始，創(chuàng)建一個生成測試向量的測試平臺并將其發(fā)送給DUT。將覆蓋率監(jiān)視器添加到測試平臺中以測量驗證進(jìn)度并確定未驗證的功能。添加Checker以識別錯誤的DUT行為。

仿真在實現(xiàn)覆蓋模型和測試平臺之后啟動。

可以在測試平臺的基礎(chǔ)結(jié)構(gòu)上，添加約束以盡快達(dá)到驗證目標(biāo)。

CDV環(huán)境支持定向和隨機約束測試。在編寫耗時的定向測試去驗證復(fù)雜的場景之前，先讓隨機約束測試完成大部分工作。

基于抽象層次的測試平臺（ 不依賴于實現(xiàn)細(xì)節(jié) ），更具可讀性和可重用性。

測試平臺和環(huán)境

UVM測試平臺由稱為 驗證組件 （verification components）的可重用驗證環(huán)境組成。

下圖顯示了具有三個接口驗證組件的驗證環(huán)境示例。

驗證組件

數(shù)據(jù)（Transaction）： 數(shù)據(jù)表示被測設(shè)計（DUT）的輸入。在測試平臺中，使用SystemVerilog隨機約束數(shù)據(jù)，以創(chuàng)建大量有意義的數(shù)據(jù)和最大化覆蓋率。

** Driver （BFM）** ：Driver模擬DUT的邏輯。Driver反復(fù)接收數(shù)據(jù)并將其驅(qū)動到DUT。例如，控制讀/寫信號，地址總線和數(shù)據(jù)總線。

Sequencer： sequencer是一種激勵發(fā)生器，用于提供給Driver數(shù)據(jù)。在sequencer中向數(shù)據(jù)項添加約束，用于控制隨機值的分布。

Monitor： Monitor對DUT信號進(jìn)行采樣但不驅(qū)動DUT。 Monitor收集覆蓋率信息，檢查DUT輸出是否滿足協(xié)議規(guī)范。Monitor收集事務(wù)（數(shù)據(jù)）。Monitor從總線中提取信號信息并翻譯成可供其他組件使用的事務(wù)。一般還會在Monitor****中打印跟蹤信息。

Agent： Sequencers, drivers, and monitors可以獨立重用，但這需要了解每個實體的名稱，配置和連接。 為了減少驗證工程師的工作量和知識需求，UVM建議驗證環(huán)境開發(fā)人員創(chuàng)建更多抽象容器agent。 agent封裝了driver,sequencer, and monitor，可以驅(qū)動和監(jiān)視DUT。

agent應(yīng)該是可配置的，以便它們可以是active或者passive。 Active agents驅(qū)動事務(wù)。 Passive agents僅監(jiān)控DUT。

Environment： Environment是top-level的驗證組件。它包含一個或多個agents，以及其他組件。

UVM可以提供了驗證流程和測試平臺基礎(chǔ)架構(gòu)，用戶只需要用特定于IP的組件替換一些現(xiàn)有的組件。

UVM類庫提供了許多驗證所需的功能，下圖中的每個組件都是派生自相應(yīng)的UVM類庫的組件。

使用這些基類增加了代碼的可讀性，因為每個組件的角色都是由其父類預(yù)先確定的。