利用鐵電存儲器提高汽車應(yīng)用的可靠性

非易失性存儲器 (NVM) 在幾乎所有嵌入式系統(tǒng)設(shè)計中都起著關(guān)鍵作用，但許多設(shè)計對非易失性存儲器在數(shù)據(jù)寫入和訪問速度、數(shù)據(jù)保留、低功耗等方面的要求越來越嚴格。在汽車應(yīng)用中更是如此，設(shè)計人員正在努力打造更先進的功能，例如高級輔助駕駛系統(tǒng) (ADAS) 這類任務(wù)關(guān)鍵型功能。

為確保這些系統(tǒng)安全可靠地運行，設(shè)計人員需要深入研究先進的鐵電隨機存取存儲器 (F-RAM)，作為要求可靠性高、功耗低且比當(dāng)前 NVM 解決方案速度更快的低功耗汽車級 NVM 的選擇。

本文討論 F-RAM 技術(shù)的關(guān)鍵特性，并介紹開發(fā)人員如何使用?Cypress Semiconductor?的兩款 F-RAM 解決方案來增強 ADAS 的可靠性，關(guān)注發(fā)燒友公眾號回復(fù)資料和郵箱地址可以獲取電子資料一份。并以 ADAS 為代理，將 F-RAM 的使用范圍擴大至其他任務(wù)關(guān)鍵型應(yīng)用。

汽車 NVM 要求

汽車行業(yè)不斷集成具有更高分辨率和更快更新速率的更先進傳感器，汽車安全應(yīng)用則是這種行業(yè)趨勢的縮影。ADAS、電子控制單元 (ECU) 和事件數(shù)據(jù)記錄儀 (EDR) 等汽車子系統(tǒng)的持續(xù)發(fā)展，并高度依賴于從各種傳感器收集到的大量數(shù)據(jù)。任何數(shù)據(jù)丟失，甚至數(shù)據(jù)訪問速度的滯緩，都有可能危及系統(tǒng)安全、車輛和乘客。

例如，在 ADAS 設(shè)計中，寫入電可擦除可編程只讀存儲器 (EEPROM) 所需的時間可能會引入災(zāi)難性的延遲時間，導(dǎo)致旨在避免檢測到的危險情況的自動操作功能反應(yīng)遲緩。在 EDR 設(shè)計中，如果車輛事故引發(fā)電源故障，那么寫入速度緩慢可能導(dǎo)致關(guān)鍵傳感器數(shù)據(jù)丟失，致使了解事故根本原因所需的數(shù)據(jù)消于無形。

F-RAM NVM 特性

采用 F-RAM 技術(shù)構(gòu)建的存儲器件可以有效地替代 NVM，滿足在可靠數(shù)據(jù)存儲和高速訪問方面日益增長的需求和性能要求。此類器件由鋯鈦酸鉛（Pb[ZrxTi1?x]O3，簡稱為 PZT）制成。PZT 具有獨特的性質(zhì)，施加電場后，PZT 晶體中嵌入的金屬空位（陽離子）依據(jù)電場方向獲得兩種可能極化狀態(tài)（向上或向下）中的一種（圖 1）。

圖 1：F-RAM 技術(shù)利用了 PZT 材料在受到電場作用時表現(xiàn)出的兩個同樣穩(wěn)定的能態(tài)。（圖片來源：Cypress Semiconductor）

由于兩者同是低能態(tài)，當(dāng)移開電場時，陽離子將繼續(xù)處于其最近的極化狀態(tài)（圖 2）。施加正或負電場時，陽離子將再次快速轉(zhuǎn)變至適當(dāng)?shù)臉O化態(tài)，遵循與鐵磁材料類似的特征磁滯回線。

PZT 材料遵循特征磁滯回線的曲線圖

圖 2：PZT 材料遵循特征磁滯回線，響應(yīng)施加的電場而在兩個穩(wěn)定的極化態(tài)之間切換。（圖片來源：WikiMedia Commons/ CC-BY-SA-3.0）

F-RAM 技術(shù)的特性直接決定了采用該技術(shù)制造的 NVM 器件具有許多優(yōu)點。兩種 PZT 能態(tài)同樣穩(wěn)定，因而陽離子可數(shù)十年乃至數(shù)百年保持在其最后位置不變，使得基于 PZT 的 F-RAM NVM 器件具備前所未有的數(shù)據(jù)保留期限。此外，該技術(shù)基于陽離子位置，而不是其他 NVM 技術(shù)的電荷儲存機制，因此 F-RAM 器件具備固有的輻射耐受性，不受電離輻射的單粒子翻轉(zhuǎn)影響。

除了長期存儲的優(yōu)勢之外，F(xiàn)-RAM 技術(shù)還增強了 NVM 器件的動態(tài)性能。狀態(tài)轉(zhuǎn)變非常迅速，并且只需很少的能量，克服了任務(wù)關(guān)鍵型應(yīng)用中與使用 EEPROM 或閃存有關(guān)的根本限制。在相對較慢的寫周期中，EEPROM 和閃存器件需要一個與數(shù)據(jù)緩沖有關(guān)的相當(dāng)長“停留時間”(soak time)。寫周期中的這種額外延遲會導(dǎo)致數(shù)據(jù)處于風(fēng)險中，如果在操作完成并檢查最終讀取狀態(tài)之前電源出現(xiàn)故障，數(shù)據(jù)可能會完全丟失（圖 3）。

EEPROM 或閃存寫操作期間的長停留時間（紅色突出顯示部分）示意圖

圖 3：與 F-RAM 器件相比，EEPROM 或閃存寫操作需要相當(dāng)長的停留時間（紅色突出顯示部分），在此期間數(shù)據(jù)仍處于風(fēng)險之中。（圖片來源：Cypress Semiconductor）

為了應(yīng)對 EEPROM 或閃存寫周期較慢的問題，開發(fā)人員如果希望減輕電源故障的影響，就需要添加大電容或電池及適當(dāng)?shù)姆€(wěn)壓器，使 NVM 電源電壓維持足夠長的時間以便完成寫操作。相比之下，F(xiàn)-RAM（例如 Cypress Semiconductor 的 Excelon-Auto 器件）在寫操作期間以總線速度工作，大大降低了關(guān)鍵數(shù)據(jù)丟失的可能性，而且無需在設(shè)計中使用補充電源。

汽車級 F-RAM 器件

Excelon?-Auto F-RAM 器件在功能上與串行 EEPROM 和串行閃存相似，旨在滿足關(guān)鍵任務(wù)應(yīng)用對可靠、高性能 NVM 的需求。汽車系統(tǒng)設(shè)計人員可以使用這些符合 AEC-Q100 標準的器件取代其他類型的存儲器；有兩種型號可供選擇：CY15V102QN?采用 1.71 至 1.89 V 電壓，CY15B102QN?采用 1.8 至 3.6 V 電壓。兩者都是 2 兆位 (Mb) 器件，采用 256 Kb x 8 邏輯組織結(jié)構(gòu)。

在 -40°C 至 +125°C 的工作溫度范圍內(nèi)，Excelon F-RAM 的數(shù)據(jù)保留期限遠遠超出其他 NVM 技術(shù)。例如，CY15x102QN 在 85°C 的溫度下運行時可以保留數(shù)據(jù)大約 121 年。數(shù)據(jù)保留期限與溫度成反比，如果被迫在典型發(fā)動機溫度的較高一端運行（例如 95°C），則 F-RAM 的估計數(shù)據(jù)保留期限為 35 年。

在可靠性方面，F(xiàn)-RAM 的讀/寫周期耐久性為 1013，比典型 EEPROM 或閃存高出大約 7 個數(shù)量級。因此，使用此類 F-RAM 器件的開發(fā)人員不需要實施損耗均衡（將寫操作分配到各扇區(qū)以解決其他 NVM 技術(shù)存在的寫周期有限的問題）之類的技術(shù)。

采用 F-RAM 的簡化設(shè)計

在典型設(shè)計中，開發(fā)人員可以使用此類器件直接替換或補充其他類型的 NVM 器件，例如 NOR 閃存。例如，在 ADAS 設(shè)計中，開發(fā)人員可以同時使用 NOR 閃存和 Excelon F-RAM，前者用于存儲固件，后者則能可靠地處理來自許多汽車子系統(tǒng)（為 ADAS 應(yīng)用提供輸入）的多個數(shù)據(jù)流（圖 4）。

用于存儲關(guān)鍵數(shù)據(jù)的 Excelon F-RAM 器件與 NOR 閃存器件結(jié)合使用的示意圖

圖 4：汽車 ADAS 開發(fā)人員可以在基于微控制器 (MCU) 的設(shè)計中，將 Excelon F-RAM 器件（用于存儲關(guān)鍵數(shù)據(jù)）與 NOR 閃存器件（常用于存儲固件或配置數(shù)據(jù)）結(jié)合起來使用。（圖片來源：Cypress Semiconductor）

開發(fā)人員只需將 Excelon F-RAM 簡單地連接到主機處理器的串行外設(shè)接口 (SPI) 總線，便可輕松將其加入設(shè)計。CY15x102QN F-RAM 設(shè)計用作 SPI 從器件，支持高達 50 兆赫茲 (MHz) 的 SPI 時鐘速率。在典型硬件配置中，開發(fā)人員將 F-RAM 的串行輸入 (SI) 和串行輸出 (SO) 分別連接到 SPI 主控器的主輸出從輸入 (MOSI) 和主輸入從輸出 (MISO) 線。隨后再連接到相應(yīng)的串行時鐘 (SCK) 和片選 (/CS) 線，便完成了硬件接口。開發(fā)人員可以將多個器件并用來共享主機的 SPI 總線（圖 5）。

連接到主機處理器的共享 SPI 總線示意圖

圖 5：開發(fā)人員可以使用共享 SPI 總線將主機處理器與一個或多個 CY15x102QN F-RAM 連接起來。（圖片來源：Cypress Semiconductor）

針對沒有 SPI 功能的 MCU，CY15x102QN 器件支持一種簡單的替代方案，即利用微控制器的通用 IO (GPIO) 來仿真 SPI 硬件接口，從而連接到 F-RAM。開發(fā)人員只需使用三個 GPIO 便能實現(xiàn)此接口，即 F-RAM 的 SI 和 SO 數(shù)據(jù)線使用同一引腳（圖 6）。

用于訪問 Cypress 的 CY15x102QN 串行 F-RAM 的 SPI 協(xié)議示意圖

圖 6：針對沒有原生 SPI 功能的微控制器，開發(fā)人員可以簡單地使用微控制器的通用 IO 來仿真 SPI 協(xié)議，從而訪問 CY15x102QN 串行 F-RAM。（圖片來源：Cypress Semiconductor）

在標準 SPI 協(xié)議中，主器件通過拉低 /CS 來啟動事務(wù)處理。在 /CS 變?yōu)榈碗娖胶?，F(xiàn)-RAM 將下一個字節(jié)解釋為操作碼。例如，寫操作對應(yīng)的是 SPI 標準寫操作碼 (02h)，加上三字節(jié)地址和一些數(shù)據(jù)字節(jié)（圖 7）。

Cypress 的 CY15x102QN F-RAM 器件示意圖

圖 7：Cypress 的 CY15x102QN F-RAM 器件支持標準 SPI 操作碼和協(xié)議，開發(fā)人員通過順序發(fā)送寫操作碼 (02h)、地址和數(shù)據(jù)便可輕松執(zhí)行零延遲寫操作。（圖片來源：Cypress Semiconductor）

對于 2 Mb CY15x102QN F-RAM，地址是一個三字節(jié)序列，忽略高六位。Cypress 建議將此高六位設(shè)置為零，以便將來能輕松過渡到更高容量的 F-RAM 器件。

讀操作遵循相同的協(xié)議。接收到標準讀操作碼 (03h) 和地址后，F(xiàn)-RAM 器件通過 SO 順序發(fā)送數(shù)據(jù)字節(jié)，自動遞增存儲器地址，同時 /CS 保持低電平，時鐘信號繼續(xù)產(chǎn)生。因此，開發(fā)人員可以執(zhí)行批量讀操作，只需讓 /CS 保持低電平并繼續(xù)發(fā)出 SCK 時鐘信號，直到讀取所需數(shù)量的數(shù)據(jù)字節(jié)為止。

CY15x102QN F-RAM 還支持與串行閃存兼容的快速讀取功能。在快速讀操作碼 (0Bh) 和地址之后，SPI 主機發(fā)送一個偽字節(jié)來模擬閃存讀取延時。接收到偽字節(jié)后，F(xiàn)-RAM 用所請求的數(shù)據(jù)作出響應(yīng)?？焖僮x取操作使用與標準讀操作相同的機制，也能執(zhí)行批量讀操作。

寫保護

除了 SPI 接口控制邏輯外，CY15x102QN F-RAM 還提供其他機制來識別器件并對 F-RAM 陣列進行寫保護。

開發(fā)人員可以發(fā)出 SPI 操作碼來訪問 CY15x102QN 器件的只讀唯一 ID 和器件 ID，獲得制造商、存儲器密度和零件版本等信息。開發(fā)人員還可以設(shè)置 8 字節(jié)讀/寫序列號寄存器，將 F-RAM 與特定系統(tǒng)或配置相關(guān)聯(lián)。

關(guān)于 F-RAM 保護，該器件同時提供了軟件和硬件機制。對于制造過程中的數(shù)據(jù)保護，有一個專用 256 字節(jié)特殊扇區(qū)可以在多達三個標準回流焊周期中保持數(shù)據(jù)完整性。對于正常工作期間的保護，器件使用寫使能鎖存器 (WEL) 來保護 F-RAM 陣列免于意外寫入。上電時，WEL 默認清零，需要開發(fā)人員發(fā)出寫使能 (WREN) 操作碼 (06h) 才能執(zhí)行寫操作。

器件狀態(tài)寄存器有一對塊保護 (BP) 位 BP0 和 BP1，允許開發(fā)人員保護存儲器的全部地址范圍（BP1=1，BP0=1），或僅保護存儲器的上半部分（BP1=1，BP0=0），或僅保護存儲器的上部四分之一（BP1=0，BP0=1）。

開發(fā)人員可以使用硬件寫保護引腳 (/WP) 來防止軟件在正常工作期間修改 BP 位。為此，開發(fā)人員在狀態(tài)寄存器中設(shè)置寫保護使能 (WPEN) 位，并將 /WP 引腳置為低電平以鎖定狀態(tài)寄存器。

電源管理

以最高 50 MHz 時鐘速率正常運行時，F(xiàn)-RAM 技術(shù)固有的高能效使得 CY15V102QN（VDD 1.71 至 1.89 V）的典型電流消耗僅為 5.0 毫安 (mA)。開發(fā)人員可以降低時鐘頻率以進一步節(jié)省功耗，CY15V102QN 在 1 MHz 時的電流消耗降至大約 0.4 mA。CY15B102QN（VDD 1.8 至 3.6 V）的電流消耗僅略高一點，50 MHz 時為 6.0 mA，1 MHz 時為 0.5 mA。

長時間不活動時，開發(fā)人員可以使用 SPI 操作碼將 CY15x102QN 器件設(shè)置為如下三種低功耗模式中的一種，從而顯著降低功耗：

待機模式，CY15V102QN 的典型電流消耗為 2.7 微安 (μA)，CY15B102QN 為 3.2 μA
深度省電模式，CY15V102QN 為 1.1 μA，CY15B102QN 為 1.3 μA
休眠模式，兩個器件均為 0.1 μA

只要 SPI 主機在操作碼序列結(jié)束時將 /CS 設(shè)置為高電平，CY15x102QN 器件就會自動切換到待機模式。要將器件切換到深度省電或休眠模式，SPI 主機須使用 SPI 操作碼協(xié)議。具體來說，SPI 主機切換到兩種最低功耗模式之一的步驟如下：首先將 /CS 設(shè)置為低電平，然后發(fā)送一個特殊操作碼（深度省電為 BAh，休眠為 B9h），最后將 /CS 設(shè)置為高電平（圖 8）。

Cypress 的 CY15x102QN F-RAM 器件自動進入待機模式的示意圖

圖 8：CY15x102QN F-RAM 器件在操作碼序列結(jié)束后自動進入待機模式，但開發(fā)人員可以使用正常 SPI 操作碼程序?qū)⑵渲糜诟凸哪Ｊ?，如深度省?(DPD) 模式。（圖片來源：Cypress Semiconductor）

當(dāng) SPI 主機在發(fā)送適當(dāng)?shù)牡凸牟僮鞔a后將 /CS 設(shè)置為高電平時，CY15x102QN F-RAM 在約 3 μs 內(nèi)進入要求的低功耗模式。

在待機模式下，當(dāng) /CS 變?yōu)榈碗娖綍r，Cypress F-RAM 會立即返回活動模式以啟動下一個操作碼序列。在深度省電或休眠模式下，F(xiàn)-RAM 在 /CS 變?yōu)榈碗娖胶笠矔祷鼗顒幽Ｊ剑疃仁‰娔Ｊ接幸粋€大約 10 μs 的短暫延遲，休眠模式的延遲時間為 450 μs。