泛林集團首席技術(shù)官Rick Gottscho博士接受了行業(yè)媒體Semiconductor Engineering （SE）的專訪，分享他對于存儲和設備微縮，新市場需求，以及由成本、新技術(shù)和機器學習應用所推動的生產(chǎn)變革方面的看法。以下節(jié)選自采訪原文。

泛林集團首席技術(shù)官Rick Gottscho博士

Q1： 我們終于迎來了EUV光刻工藝時代，放眼所有這些工藝節(jié)點，您如何看待它們？您是否看到了市場對3nm節(jié)點的趨之若鶩？

Rick Gottscho：當然，5nm工藝比7nm要困難許多，3nm工藝的難度就更大了。我認為現(xiàn)在市場對7nm工藝的需求還很強勁，對5nm工藝的需求也將會很強勁。一些節(jié)點由于沒有帶來足夠的收益而曇花一現(xiàn)，我們客戶的客戶可能在尋找下一個節(jié)點并暫時觀望。我們很難斷言哪個節(jié)點將成為“殺手锏”、哪個會是曇花一現(xiàn)，但對先進器件的持續(xù)性需求仍然是大勢所趨。其中，大部分需求是由人工智能中的大數(shù)據(jù)活動來驅(qū)動的，這讓我們必須處理大量信息。高速處理器、密集處理器和存儲就顯得至關(guān)重要。

Q2： 現(xiàn)在有很多不同的存儲技術(shù)進入市場，這會產(chǎn)生什么影響？

Rick Gottscho：很顯然，DRAM的微縮越來越困難。我們預計DRAM仍會有三代發(fā)展前景，但每一代的成本和性能優(yōu)勢都在減弱，這一空缺需要填補。因此，介于NAND和DRAM之間的存儲級內(nèi)存空間便應運而生，PCRAM（相變存儲器）或XPoint存儲填補了部分空缺，但并非全部。PCRAM或XPoint還可以創(chuàng)造新的終端產(chǎn)品，為市場增長開辟傳統(tǒng)NAND和DRAM難以企及的新途徑。我們認為，替代DRAM的解決方案將不止一種，可能會有三至四種新形態(tài)共同填補這一空間，對DRAM市場進行替代或部分替代。我們相信，無論由什么來填補解決方案空間，它都會涉及到3D架構(gòu)。

Q3： 泛林集團在這之中能夠發(fā)揮什么樣的作用？

Rick Gottscho：我們提供的設備能夠處理高深寬比結(jié)構(gòu)，不僅僅是垂直結(jié)構(gòu)，還包括水平—垂直組合結(jié)構(gòu)。具體而言是由內(nèi)而外的處理模式，和現(xiàn)今鎢材料處理模式一樣，先將氧化物/氮化物（ONON）或氧化物/多晶硅（OPOP）等材料堆疊組合起來，再通過該組合實現(xiàn)對高深寬比結(jié)構(gòu)的蝕刻。我們認為，由2D NAND轉(zhuǎn)向3D NAND的解決方案將廣泛適用于所有新存儲類型。引入新的材料肯定會提高復雜性，尤其是像MRAM堆棧這種結(jié)構(gòu)，除了復雜以外工藝要求也高，很難進行垂直蝕刻。因此，任何高密度的獨立MRAM至今沒有出現(xiàn)，都是被嵌入到邏輯中，這是材料特性導致的結(jié)果。

Q4： 達到192/196層之后，3D NAND的發(fā)展會變慢嗎？

Rick Gottscho：我們很看好3D NAND的前景，在這個領域的主要挑戰(zhàn)有兩個。一是隨著沉積層數(shù)的提升，薄膜應力會持續(xù)累積，最終導致晶圓翹曲并使圖案變形，因此雙層或三層結(jié)構(gòu)的解決方案中，對齊將成為一個很大的挑戰(zhàn)。我們推出的一種新產(chǎn)品能從背面進行沉積從而抵消晶片正面的應力。此外，我們還推出了能降低薄膜固有應力的方案。盡管這些產(chǎn)品和方案有助于防止晶片翹曲，但它們并不能阻止模內(nèi)和面內(nèi)變形，有時甚至會加重這種變形，因為它們會讓晶片承受不同方向的壓力，致使晶片就像被鉗子夾住一樣，變得更“平”。所有這些壓力最終會影響到圖形的準確性，所以我們要同時從外部應力和內(nèi)應力兩個角度來解決這個問題。

Q5： 有了3D NAND，每個節(jié)點的位密度都增大了，每個單元也有更多的位。對此，市場需求是否充足？

Rick Gottscho：從長期來看需求十分強勁。在數(shù)據(jù)及其生成和存儲領域，呈現(xiàn)出爆發(fā)式增長。所有這些用于挖掘數(shù)據(jù)的應用都會為新應用提供更多數(shù)據(jù)，因此對數(shù)據(jù)的需求是無止境的，并需要永久存儲數(shù)據(jù)。你沒有理由不能挖掘10年前獲取的數(shù)據(jù)并從中提取價值，前提是這些數(shù)據(jù)的存儲方式便于提取。如果考慮4位和5位單元，泛林集團在這方面做得非常成功。你真的在把電流/電壓特性數(shù)字化。分割I/V曲線的精確度取決于這個器件是否與其相鄰或位于其上的器件看起來一模一樣。因此，如果存儲孔刻蝕不夠均勻，那么每個器件都會與所在陣列的其他器件有些許不同，你就需要進行大量的誤差校正，使得“這個”器件與“那個”器件的相似度差距在4或5位范圍內(nèi)。在打造3D NAND結(jié)構(gòu)方面，除了誤差校正和啟動5位單元的算法和電路外，沉積和刻蝕的加工精度也至關(guān)重要。

Q6： 現(xiàn)在ALE（原子層刻蝕技術(shù)）發(fā)展到哪一步了？

Rick Gottscho：現(xiàn)在已經(jīng)有了批量生產(chǎn)的ALE解決方案，有時則是準ALE。正如ALD（原子層沉積技術(shù)）一樣，你永遠無法真正到達極限，因為這一過程太緩慢了。因此，你會做出妥協(xié)，通過接近這一極限來獲得大部分收益，并處理未達到極限的不利影響。不管是ALD還是ALE，生產(chǎn)效率和精確度之間都需要達到一個平衡。我們所說的混合模式脈沖（MMP）其實就是一種高生產(chǎn)率的方式。在不斷接近ALE極限的過程中，有一系列工藝被普遍采用。最大的問題是，我們能否通過這一系列工藝，進一步得到一個純ALE或ALD工藝，因為其收益將是很可觀的。這對于各向同性刻蝕和各向異性刻蝕都可以適用。由于到處都有柵極，有一個需要用極高選擇性進行處理的各向同性成分。如果能使其具備足夠的生產(chǎn)力，ALE會是一個自然的工藝解決方案。這就是ALE面臨的挑戰(zhàn)——如何使其更快。

Q7： 最后一個問題。請您展望一下整個行業(yè)在未來幾年的前景，有可能遇到的障礙有哪些？

Rick Gottscho：開發(fā)成本一直是個大問題，工藝缺陷更是個難題。首先是測量，除了速度慢和成本高以外，現(xiàn)在測量的難度也越來越大。在這種情況下，客戶的最終采樣能力受到了限制。有時采樣成本過高致使不得不放棄檢查，當然那就要面對質(zhì)量失控的風險。解決問題的希望在于虛擬測量和數(shù)據(jù)。所以這些挑戰(zhàn)也帶來了機遇。而EUV光刻還需要解決缺陷率問題。但總的來說，我對于這些問題的解決持樂觀態(tài)度。我們轉(zhuǎn)向干膜光刻膠的原因之一就是似乎沒有其他可行方案，尤其是采用High-NA技術(shù)的EUV光刻。但集合整個行業(yè)的力量，我們最終會克服這些挑戰(zhàn)的。另一個問題是大數(shù)據(jù)，這個領域有大量未開發(fā)的機會，但問題是半導體生態(tài)系統(tǒng)很難實現(xiàn)數(shù)據(jù)共享。在大數(shù)據(jù)方面，我對醫(yī)療保健行業(yè)更為樂觀，這個行業(yè)可以收集大量的個人數(shù)據(jù)，進行匿名化處理和挖掘后再應用于一般人群和個體，根據(jù)表觀基因組特性打造量身定制的解決方案。如果半導體行業(yè)也能如此將會是一件很好的事情，我們就可以將很多客戶的數(shù)據(jù)結(jié)合起來，然后再通過某種方式實現(xiàn)對這些數(shù)據(jù)的多維度挖掘?，F(xiàn)在每個人都認識到數(shù)據(jù)的價值，大家都不愿意放手，但這樣就會抑制整個行業(yè)生態(tài)的創(chuàng)新力。