芯片性能優(yōu)化真的是零和博弈嗎？在設(shè)計(jì)過(guò)程中，我們應(yīng)該賭注押在哪里才能獲得性能的最優(yōu)解決方案？

所謂零和博弈又稱零和游戲（Zero-sum game），與非零和博弈相對(duì)，是博弈論的一個(gè)概念，屬非合作博弈，指參與博弈的各方，在嚴(yán)格競(jìng)爭(zhēng)下，一方的收益必然意味著另一方的損失，博弈各方的收益和損失相加總和永遠(yuǎn)為“零”。雙方不存在合作的可能。

從芯片中榨出最后一點(diǎn)性能聽(tīng)起來(lái)是個(gè)不錯(cuò)的主意，但這會(huì)增加風(fēng)險(xiǎn)和成本，也延長(zhǎng)了開(kāi)發(fā)時(shí)間，降低了產(chǎn)量，甚至可能限制芯片的運(yùn)行環(huán)境。

然而，鑒于開(kāi)發(fā)過(guò)程的每一步所附加的裕度，顯然我們可以做出很多改進(jìn)。 Plunify公司業(yè)務(wù)發(fā)展副總裁Kirvy Teo表示：“只要時(shí)間足夠，每個(gè)設(shè)計(jì)都可以進(jìn)行優(yōu)化，但時(shí)間是奢侈品。折衷是一種零和游戲，克服這種困難是一項(xiàng)挑戰(zhàn)?！?/p>

在實(shí)踐中，看似簡(jiǎn)單的理論遠(yuǎn)沒(méi)有那么簡(jiǎn)單。

Open-Silicon公司芯片工程總監(jiān)Sureshbabu Kosuru表示：“設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)該始終以實(shí)際性能指標(biāo)為目標(biāo)，并在設(shè)計(jì)的早期階段對(duì)其進(jìn)行定義。為了滿足緊張的日程安排而投機(jī)取巧，會(huì)增加芯片日后遇到性能問(wèn)題的風(fēng)險(xiǎn)。設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)該通過(guò)遵守代工廠和IP供應(yīng)商的建議來(lái)開(kāi)發(fā)和實(shí)踐最好的方法，把裕度建立到芯片中，并在未來(lái)的項(xiàng)目進(jìn)度中計(jì)入這些開(kāi)銷。”

這里的關(guān)鍵是，期望的性能水平必須是開(kāi)發(fā)過(guò)程的一部分。

西門子公司設(shè)計(jì)驗(yàn)證技術(shù)部門營(yíng)銷總監(jiān)Neil Hand表示：“在執(zhí)行層面上推進(jìn)性能極限是非常有限的，而且風(fēng)險(xiǎn)很高。此外，如果不考慮性能老化，那么就會(huì)像神話中的伊卡洛斯一樣，飛得離太陽(yáng)太近了?！?/p>

圖1： 產(chǎn)品折衷 （來(lái)源：哥本哈根商學(xué)院）

部分問(wèn)題在于，更新的技術(shù)可能存在一些問(wèn)題，這些問(wèn)題沒(méi)有被設(shè)計(jì)人員、工藝技術(shù)的開(kāi)發(fā)人員，以及EDA行業(yè)的設(shè)計(jì)者完全理解并表述。Kosuru說(shuō)：“設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)該意識(shí)到最新的技術(shù)變化及其不良影響。他們可能需要額外的分析或改進(jìn)方法來(lái)應(yīng)對(duì)這些變化。代工廠應(yīng)定期更新客戶關(guān)于工藝成熟度和裕度的信息，以便挑戰(zhàn)設(shè)計(jì)裕度不會(huì)因?yàn)檠娱L(zhǎng)工藝周期而損害設(shè)計(jì)。”

裕度有很多來(lái)源。ANSYS半導(dǎo)體事業(yè)部首席技術(shù)專家Joao Geada列出了一個(gè)運(yùn)營(yíng)清單：

用于補(bǔ)償設(shè)計(jì)角度之外出現(xiàn)的效應(yīng)的裕度。例如，鎖相環(huán)抖動(dòng)、封裝與電路板的RLC諧振。

允許制造工藝與工藝模型之間的差異的裕度?！霸O(shè)計(jì)需要時(shí)間來(lái)創(chuàng)建，代工工藝也在不斷發(fā)展。在設(shè)計(jì)周期后期采用最新的代工模型通常過(guò)于昂貴，所以要為模型與將要生產(chǎn)的產(chǎn)品之間的差異留出裕度空間。從基本上講，你可以通過(guò)損失一些PPA來(lái)獲得更可預(yù)測(cè)的制造工藝和產(chǎn)量。 ”

在傳統(tǒng)的電源/地（pg）網(wǎng)格設(shè)計(jì)中進(jìn)行的補(bǔ)充?！皞鹘y(tǒng)方法假定pg需要均勻分布，而不考慮功率需求取決于設(shè)計(jì)的局部性質(zhì)。例如，有些區(qū)域比其他區(qū)域更耗電。但是傳統(tǒng)流程有pg和時(shí)序解耦， 因此兩者都不能利用或影響另一個(gè)。 在傳統(tǒng)流程中，整個(gè)pg網(wǎng)格被設(shè)計(jì)成特定的最大。

避免先前“遺漏的缺陷”的裕度。“大多數(shù)大公司都制造了糟糕的硅片，并對(duì)其進(jìn)行了調(diào)試。在某些情況下，遺漏的缺陷不能用現(xiàn)有的解決方案來(lái)解決，因此，為了避免未來(lái)的缺陷，需要把悲觀估計(jì)添加到流程中。隨著工具變得越來(lái)越好，其中一些裕度變成了歷史性的補(bǔ)充，從而不再合理。

用來(lái)解決效應(yīng)之間的相互作用的補(bǔ)充。“大多數(shù)現(xiàn)有的解決方案都是針對(duì)單個(gè)物理問(wèn)題，而不是處理效應(yīng)之間的相互作用?！?/p>

Geada還列舉了一些經(jīng)常不被考慮的相互作用的例子，包括:

依賴于波形效應(yīng)的約束?！办o態(tài)時(shí)序分析（STA）無(wú)法模擬這些效應(yīng)。現(xiàn)有的標(biāo)準(zhǔn)單元設(shè)計(jì)描述了約束條件，卻沒(méi)有任何關(guān)于設(shè)計(jì)效應(yīng)的知識(shí)。（在低電壓下，這種效應(yīng)可以達(dá)到+-50%。）

變化幅度。這會(huì)影響擺動(dòng)和延遲，而擺動(dòng)幅度會(huì)影響延遲和延遲幅度，但是STA無(wú)法模擬它們之間的相互關(guān)系。

IR下降和時(shí)序的相互作用。它們相互依賴，但傳統(tǒng)流程將它們模擬為非相關(guān)效應(yīng)。

溫度變化。在大型SoC中，溫度變化不是恒定的數(shù)值，但在傳統(tǒng)的基于角點(diǎn)特征的解決方案中，它就是這樣模擬的。

重要的第一步是了解設(shè)計(jì)要適用在什么樣的市場(chǎng)和環(huán)境中。Open-Silicon公司的Kosuru表示：“對(duì)于STA工程師來(lái)說(shuō)，了解芯片的功能和設(shè)計(jì)需要適用的環(huán)境條件非常重要。例如，如果設(shè)計(jì)不是為了在0°C以下工作，那么讓設(shè)計(jì)接近標(biāo)準(zhǔn)的-40°C溫度就毫無(wú)意義。在較低的技術(shù)節(jié)點(diǎn)（28nm及以下）中，這意味著由于逆溫現(xiàn)象，我們可以將設(shè)計(jì)性能提高至少7％至10％。這里的折衷是，IP供應(yīng)商，包括標(biāo)準(zhǔn)單元的IP供應(yīng)商，愿意為我們所希望的溫度提供特征庫(kù)，而他們僅僅是為了大量投資而已。這通常會(huì)對(duì)設(shè)計(jì)收斂造成不利影響?！?/p>

關(guān)注點(diǎn)分離

EDA流程中的許多工具都是隨著遇到特定問(wèn)題和發(fā)現(xiàn)解決方案而演變的。這導(dǎo)致工具常常用來(lái)單獨(dú)處理每個(gè)問(wèn)題。設(shè)計(jì)團(tuán)隊(duì)也是如此。

ANSYS公司CPS解決方案高級(jí)產(chǎn)品經(jīng)理Youngsoo Lee表示：“按照傳統(tǒng)的基于各自獨(dú)立的設(shè)計(jì)方法，芯片、封裝、電路板和系統(tǒng)設(shè)計(jì)人員使用預(yù)先確定的裕度來(lái)設(shè)計(jì)其特定組件。這些設(shè)計(jì)是由單獨(dú)的團(tuán)隊(duì)，甚至單獨(dú)的公司完成的，他們之間的溝通很少。另外，現(xiàn)有的工具限制了每個(gè)設(shè)計(jì)團(tuán)隊(duì)每次只能分析和解決單一物理量（時(shí)間、功率、溫度等），而不會(huì)看到多個(gè)物理量之間的相互作用。單獨(dú)設(shè)計(jì)和分析每個(gè)組件顯然是不夠的，一次只考慮單一的物理量同樣也不可取。”

許多工具也簡(jiǎn)化了這個(gè)過(guò)程，或者做出了可能的悲觀假設(shè)。ANSYS半導(dǎo)體事業(yè)部產(chǎn)品營(yíng)銷經(jīng)理Annapoorna Krishnaswamy表示：“傳統(tǒng)的統(tǒng)一過(guò)度設(shè)計(jì)電網(wǎng)的方法，在較老的工藝技術(shù)中運(yùn)行良好，但由于嚴(yán)格的布線限制，在先進(jìn)的技術(shù)節(jié)點(diǎn)上無(wú)法使用。這可能會(huì)導(dǎo)致未來(lái)的時(shí)序收斂問(wèn)題。對(duì)于高級(jí)finFET技術(shù)工藝，電網(wǎng)節(jié)點(diǎn)數(shù)量很大，任何節(jié)點(diǎn)數(shù)量的減少都會(huì)導(dǎo)致精度損失。由于設(shè)計(jì)裕度非常小，因此，功率驗(yàn)收解決方案必須非常精確，否則可能導(dǎo)致產(chǎn)品失敗。對(duì)整個(gè)電網(wǎng)進(jìn)行分析是非常重要的，不能采用‘分而治之’的方法來(lái)分割設(shè)計(jì)，否則會(huì)導(dǎo)致不準(zhǔn)確。這種分析完全忽略了電網(wǎng)覆蓋的完整芯片環(huán)境?！?/p>

改變模型

隨著時(shí)間的推移，行業(yè)使用的模型已經(jīng)改變?？紤]到在20世紀(jì)80年代，所有重大的延遲都與門有關(guān)，導(dǎo)線是不受約束的。如今，情況幾乎完全相反。于是導(dǎo)線被模擬為RC模型，今天我們發(fā)現(xiàn)這可能還不夠好。擁有舊范式最暢銷工具的公司不愿改變，用戶同樣不愿改變，直到有錯(cuò)誤出現(xiàn)。

互連的重要性不可忽視。Helic公司營(yíng)銷副總裁Magdy Abadir指出：“嵌入所有緩沖中繼器的全局互連往往消耗芯片總功率的60％，主要的互連網(wǎng)絡(luò)，如電源和時(shí)鐘分配網(wǎng)絡(luò)和寬總線，是故障機(jī)制的來(lái)源，包括抖動(dòng)、電遷移、功率分配的下降和耦合噪聲。因此，尖端芯片的性能和風(fēng)險(xiǎn)規(guī)避都是互連建模和設(shè)計(jì)的非常強(qiáng)大的功能?！?/p>

在芯片設(shè)計(jì)方面，電感是個(gè)丑小鴨。開(kāi)羅美國(guó)大學(xué)納米電子學(xué)和器件中心主任Yehea Ismail解釋說(shuō)：“從歷史上看，互連已經(jīng)被廣泛地建模為RC網(wǎng)絡(luò)。磁效應(yīng)（電感和電感耦合）在很大程度上被忽略和抑制，因此可以使用現(xiàn)有的工具。忽略磁效應(yīng)主要是一種簡(jiǎn)化思考和追趕上市時(shí)間的決定，通常是由極端的裕度和抑制感抗效應(yīng)的設(shè)計(jì)方法來(lái)進(jìn)行驗(yàn)證。然而，這種設(shè)計(jì)方法正變得越來(lái)越難以驗(yàn)證，甚至難以維持，因?yàn)轭l率的提高幾乎肯定會(huì)很快發(fā)生，SoC也越來(lái)越復(fù)雜?！?/p>

一個(gè)邏輯問(wèn)題是，在功率和延遲方面，忽視感抗效應(yīng)的成本有多大？Abadir說(shuō)：“我們已經(jīng)看到設(shè)計(jì)需要付出巨大的功率和性能損失，以適應(yīng)現(xiàn)有的基于RC的工具。例如，在總線上使用差分開(kāi)關(guān)，并把攜帶相反的開(kāi)關(guān)信號(hào)的線路布線在彼此相鄰的位置。這種方法有效地減少了電感耦合的范圍和幅度。因?yàn)橄喾吹?a href="http://www.makelele.cn/tags/電流/" target="_blank">電流彼此接近會(huì)產(chǎn)生相反的磁場(chǎng)，從而相互抵消。然而，相對(duì)于單線開(kāi)關(guān)或兩根有源耦合導(dǎo)線的平均開(kāi)關(guān)的情況，彼此相鄰的反向開(kāi)關(guān)導(dǎo)線消耗的功率是它們之間的耦合電容消耗功率的4倍。此外，延遲是單線開(kāi)關(guān)的兩倍。”

Ismail說(shuō)得很直白。“電感實(shí)際上是一種有用的元件，電阻對(duì)性能是有害的。電感是一種本身不消耗功率的電抗元件，而電阻是一種消耗功率的有源元件。兩種元件總是在互連網(wǎng)絡(luò)中串聯(lián)出現(xiàn)，抑制電感總是會(huì)因?yàn)殡娮栊?yīng)的提升而導(dǎo)致更多的損耗。”

新方法

放寬其他約束可以克服許多性能極限。Movellus公司首席執(zhí)行官M(fèi)uhammad Faisal表示：“我們正在討論給定功率的抖動(dòng)，這永遠(yuǎn)是一種折衷。如果你想要更小的抖動(dòng)，那就消耗更多的能量?？蛻粝Ｍ麅?yōu)化他們的SoC，并愿意放棄一點(diǎn)抖動(dòng)，如果這樣能讓他們?cè)谄渌矫娌皇芗s束，并帶來(lái)潛在的功率優(yōu)化的話。在SoC中，你可能會(huì)在角落里有一個(gè)鎖相環(huán)，然后你在芯片上傳輸高頻信號(hào)，結(jié)果是，你在時(shí)鐘樹(shù)中積累了大量的抖動(dòng)。所有與開(kāi)關(guān)有關(guān)的噪聲都被添加到時(shí)鐘中。如果你可以合成鎖相環(huán)，你就可以把它們放在使用時(shí)鐘的模塊旁邊，這樣就可以消除抖動(dòng)了?！?/p>

你知道的越多，設(shè)計(jì)就會(huì)表現(xiàn)得越好。 Moortec公司首席執(zhí)行官Stephen Crosher表示：“一種推動(dòng)性能極限的方法是，通過(guò)對(duì)影響器件性能的動(dòng)態(tài)變量進(jìn)行嵌入式監(jiān)控來(lái)最小化風(fēng)險(xiǎn)，例如PVT（工藝、電壓、溫度）。IC和SoC設(shè)計(jì)人員擁有了監(jiān)控影響芯片性能的參數(shù)，以及監(jiān)控在溫度和電壓應(yīng)力下的電路失效的能力，便可以構(gòu)建更加高效、高性能和高性價(jià)比的產(chǎn)品?！?/p>

Crosher解釋了提高性能的方法?！扒度胧奖O(jiān)控為片內(nèi)控制器提供更新，這有助于記錄和解釋結(jié)果。許多應(yīng)用都可以使用這種兩級(jí)體系結(jié)構(gòu)，從產(chǎn)品測(cè)試中的片內(nèi)參數(shù)的一次性分析，到處理器核心和內(nèi)存的實(shí)時(shí)主動(dòng)管理，從而避免局部老化效應(yīng)，并在給定的電壓和溫度點(diǎn)上最優(yōu)化性能。”

工具也可以改變。Plunify公司的Teo表示：“一種解決辦法就是機(jī)器學(xué)習(xí)。使用機(jī)器學(xué)習(xí)實(shí)際上類似于使用蠻力來(lái)處理大量數(shù)據(jù)。然而，機(jī)器學(xué)習(xí)的關(guān)鍵區(qū)別在于，你可以更早地訓(xùn)練模型，以提高它的準(zhǔn)確性并進(jìn)行保存，并在需要的時(shí)候使用它。坐標(biāo)軸開(kāi)始從‘運(yùn)行時(shí)間vs QoR’演化為‘?dāng)?shù)據(jù)vs QoR’。能夠積累和分析的數(shù)據(jù)越多，預(yù)測(cè)模型就越好?？梢灶A(yù)測(cè)問(wèn)題或預(yù)測(cè)性能的工具可以在糟糕的設(shè)計(jì)選擇上節(jié)省寶貴的迭代。最終，這將是優(yōu)秀設(shè)計(jì)和平庸設(shè)計(jì)之間的區(qū)別?！?/p>

新的電路技術(shù)也可以改變一些長(zhǎng)期以來(lái)的看法。Faisal表示：“數(shù)字設(shè)計(jì)師總是用固定頻率和電壓設(shè)計(jì)他們的模塊，因?yàn)轭l率來(lái)自于鎖相環(huán)的設(shè)計(jì)，而模擬被認(rèn)為是黑魔法。你必須假定這個(gè)頻率，然后用這個(gè)頻率進(jìn)行時(shí)序收斂。當(dāng)你可以使用數(shù)字方法來(lái)實(shí)現(xiàn)數(shù)字鎖相環(huán)時(shí)，你便可以開(kāi)始對(duì)約束數(shù)字模塊的因素（即頻率和裕度）進(jìn)行協(xié)同優(yōu)化，并且可以對(duì)它們一起進(jìn)行協(xié)同優(yōu)化。這就開(kāi)辟了額外的設(shè)計(jì)空間，從而實(shí)現(xiàn)更多的優(yōu)化?！?/p>

有時(shí)候最艱難的教訓(xùn)是我們不愿意聽(tīng)到的。西門子公司的Hand表示：“作為一個(gè)行業(yè)，我們一直被推動(dòng)接近裕度——這是人之常情。但是，這并不是要取得巨大收益的地方。正如他們所言，‘在裕度邊緣徘徊?！嬲男阅苁窃谙到y(tǒng)級(jí)別設(shè)計(jì)和驗(yàn)證的?！?/p>

Hand表示：“系統(tǒng)級(jí)的性能分析，以及一個(gè)跨越模擬、仿真和原型的統(tǒng)一驗(yàn)證和驗(yàn)證平臺(tái)，可以在設(shè)計(jì)過(guò)程中盡早考慮性能折衷，并隨著設(shè)計(jì)實(shí)現(xiàn)的不斷完善在軟硬件方面不斷進(jìn)行完善?！?/p>

他們都有一個(gè)共同點(diǎn)：你的知識(shí)越多，做出的決定就越好。當(dāng)信息被故意忽略時(shí)，其含義必須是清楚的。否則，你最好增加足夠的裕度來(lái)彌補(bǔ)。