91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

電子工程師 ? 來(lái)源:郭婷 ? 作者:網(wǎng)絡(luò)整理 ? 2019-09-05 11:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2019年,EUV光刻(EUVL)將達(dá)到一個(gè)重要的里程碑。經(jīng)過(guò)多年的等待,先進(jìn)光刻技術(shù)終于進(jìn)入大批量生產(chǎn)。EUVL將率先用于7nm節(jié)點(diǎn)(IMEC N8或代工廠N7)邏輯后段(BEOL)的最關(guān)鍵金屬層和通孔。與此同時(shí),研究中心正在探索未來(lái)技術(shù)節(jié)點(diǎn)的選擇,這些節(jié)點(diǎn)將逐步納入更多的EUVL印刷結(jié)構(gòu)。在本文的第一部分,imec的干法蝕刻研發(fā)工程師Stefan Decoster比較了在N3及更先進(jìn)技術(shù)節(jié)點(diǎn)下,不同的多重圖形化方案的優(yōu)缺點(diǎn)。

與過(guò)去相比,研究人員現(xiàn)在已經(jīng)將EUVL作為存儲(chǔ)器關(guān)鍵結(jié)構(gòu)的圖形化工藝的一個(gè)選項(xiàng),例如DRAM的柱體結(jié)構(gòu)及STT-MRAM的MTJ。在本文的第二部分,IMEC的研發(fā)工程師Murat Pak提出了幾種STT-MRAM關(guān)鍵結(jié)構(gòu)的圖形化方案。

在后段引入EUV多重顯影

今年,一些主要的代工廠將首次在其大批量生產(chǎn)線中使用EUVL來(lái)處理邏輯7nm(N7)芯片。它們將EUVL引入BEOL的最關(guān)鍵金屬層(local M0至M3),以及互連這些金屬層的過(guò)孔中。在這些層中,線和溝槽具有36-40nm量級(jí)的節(jié)距。溝槽與溝槽的隔斷相互垂直,以便在連續(xù)溝槽中產(chǎn)生隔斷。下一個(gè)技術(shù)節(jié)點(diǎn)N5會(huì)運(yùn)用到28到32nm之間的金屬節(jié)距。

“2017年,我們已經(jīng)證明這些32nm節(jié)距線可以在一次曝光中直接用EUVL進(jìn)行圖形化,”Stefan Decoster補(bǔ)充道?!盎蛘?,可以使用混合選項(xiàng),其中基于193i的SAQP與EUV block相結(jié)合?!?/p>

圖示采用193nm浸入式SAQP圖形化的32nm節(jié)距M2層,以及直接由EUV圖形化制作的隔斷(block)。

從EUV單次顯影到EUVL多重顯影

同時(shí),很明顯,EUVL單次曝光已經(jīng)達(dá)到了32納米到30納米節(jié)距的極限。Stefan Decoster:“超過(guò)30nm節(jié)距,使用當(dāng)前的EUVL技術(shù)(即0.33數(shù)值孔徑(NA))需要采用多重圖形化技術(shù),進(jìn)一步縮小尺寸。這些技術(shù)通常涉及將芯片圖案分成兩個(gè)或更多個(gè)更簡(jiǎn)單的掩模,并且可以以不同的風(fēng)格存在。EUV多重顯影將比原先想象的更早推出, 主要是由于存在隨機(jī)失效?!斑@些失效在極小的特征尺寸下開(kāi)始變得更加明顯,并且限制了EUV單次曝光的實(shí)際分辨率。

IMEC N5技術(shù)節(jié)點(diǎn)的多重顯影方案

在實(shí)踐中,這意味著IMEC N5(或代工廠N3)技術(shù)節(jié)點(diǎn)具有21nm的金屬節(jié)距,這需要EUVL multi-patterning,例如SADP或LELE,當(dāng)然,IMEC還提供了另外兩種方案,即193iSAQP,193i SAOP,仍然可以實(shí)現(xiàn)這些尺寸的線和溝槽。在成本,光刻質(zhì)量和工藝流程的復(fù)雜性方面,這些技術(shù)中的每一種都具有其自身的優(yōu)點(diǎn)和缺點(diǎn)。

“然而,EUVL single patterning 并不止步于此,”Stefan Decoster澄清道?!拔覀冾A(yù)計(jì)更松弛的金屬層(例如M4至M7層)和關(guān)鍵過(guò)孔仍然可以利用EUVL單次曝光來(lái)實(shí)現(xiàn)。此外,IMEC和ASML正在開(kāi)發(fā)下一代high-NA EUVL系統(tǒng)(NA =0.55),以進(jìn)一步提高單次曝光的分辨率?!?/p>

IMEC N5以下:16 nm節(jié)距的圖形化方案

IMEC的研究人員探索了四種不同的圖形化方案,用于制作20nm節(jié)距以下的圖形:基于193i的SAOP方案,基于EUV的SADP方案,基于EUV的SAQP方案和EUV SALELE方案。Stefan Decoster:“這四種方案都可以制作16nm節(jié)距的線。然而,它們?cè)诹鞒虖?fù)雜性,成本,可擴(kuò)展性和設(shè)計(jì)自由度方面存在差異,這些都是行業(yè)的重要考慮因素。我們還發(fā)現(xiàn),線邊緣粗糙度(LER)仍然是主要關(guān)注點(diǎn)?!?/p>

193nm 浸沒(méi)式光刻仍然可以完成這項(xiàng)工作

在這些激進(jìn)的節(jié)距下,193nm浸沒(méi)式光刻只能與SAOP結(jié)合使用 ,從128nm節(jié)距開(kāi)始經(jīng)歷三次圖形倍增最終達(dá)到16nm節(jié)距。Stefan Decoster指出,193i SAOP的優(yōu)點(diǎn)是線條邊緣粗糙度(LER)小,但一個(gè)固有的缺點(diǎn)是極其漫長(zhǎng)而復(fù)雜的工藝流程,這給過(guò)程控制和成本帶來(lái)了挑戰(zhàn)。

使用EUVL multi-patterning可以使flow變短

“出于這個(gè)原因,我們還探索了‘較短的’基于EUVL的圖形化方案,即EUV的SADP”,Stefan Decoster補(bǔ)充道,“為了實(shí)現(xiàn)這種圖形化方法,EUV光刻的起始節(jié)距必須為32nm。雖然目前的EUVL技術(shù)仍然能夠制作32nm節(jié)距線,但是所得到的線寬不能小于16nm。因此,我們不得不應(yīng)用額外的trim技術(shù)來(lái)實(shí)現(xiàn)在32nm節(jié)距下8nm的線寬(mandrel)。采用SADP技術(shù),這種節(jié)距可以成功地降低到16nm?!?6 nm節(jié)距的圖形也可以采用更具可擴(kuò)展性的EUVL SAQP方法,從更寬松的64nm節(jié)距開(kāi)始。然而,對(duì)于這些基于EUV的多重圖形化方法,線邊緣粗糙度(LER)仍然是一個(gè)重要問(wèn)題。該團(tuán)隊(duì)認(rèn)為,這種LER可以進(jìn)一步降低,例如通過(guò)選擇恰當(dāng)?shù)墓饪棠z材料和改善光刻膠平滑性。

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

三種圖形化flow可實(shí)現(xiàn)16nm節(jié)距圖形(自上而下的SEM圖)頂部)基于EUV的SADP,(中)基于EUV的SAQP和(底部)193iSAOP。所有三個(gè)選項(xiàng)的LER均在8nm line和space的情況下測(cè)得。

為了優(yōu)化MTJ的LCDU,已經(jīng)提出并比較了不同的EUV光刻方案。MuratPak:“首先,我們考慮了不同的光刻膠,包括眾所周知的化學(xué)放大膠(CAR),以及兩種不同的MCR(含金屬)光刻膠。其次,我們的團(tuán)隊(duì)篩選了不同的底層包括旋涂碳(SOC)和旋涂玻璃(SOG),并研究了它們對(duì)光刻膠性能的影響。最后,我們研究了不同的tonalites(相當(dāng)于正膠和負(fù)膠的區(qū)別,編者注),特別是CAR光刻膠(做柱)和positive tone光刻膠加上tone反轉(zhuǎn)工藝(將孔變成柱)?!霸搱F(tuán)隊(duì)還研究了光刻膠上的LCDU的改進(jìn)是否會(huì)轉(zhuǎn)移到了蝕刻之后。以上所有實(shí)驗(yàn)中的EUV都使用ASMLTWINSCAN NXE:3300B進(jìn)行曝光。

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

tone反轉(zhuǎn)過(guò)程的圖示: (左)用正tone CAR光刻膠獲得的孔和(右)在tone反轉(zhuǎn)后獲得的柱。

三種有可能的方案 (如下圖,由編者添加)

其中一支MCR光刻膠搭配SOC和SOG均獲得了相對(duì)較好的LCDU結(jié)果。第三種方案是tone反轉(zhuǎn)工藝 ,最終也表現(xiàn)良好?!皩?duì)于所有這三種方法,我們獲得了超過(guò)20%的LCDU的改進(jìn),”Murat Pak補(bǔ)充道?!斑@是整個(gè)工藝流程朝向1.55nm LCDU目標(biāo)的重要一步?!睂?duì)于這些有前景的光刻工藝方案,其他性能指標(biāo),如工藝窗口分析,柱圓度和尺寸均勻性均已通過(guò)驗(yàn)證。

最容易使用的工具是CD-SEM(一種掃描電子顯微鏡),CD-SEM可被用于各種缺陷的檢測(cè),但缺點(diǎn)在于觀察面積有限,一片完整的晶圓掃描下來(lái)需要幾個(gè)月。另一種工具是E-beam,掃描面積更大,缺點(diǎn)就是所使用的高能電子束對(duì)光刻膠有破壞性并且對(duì)晶圓級(jí)的掃描仍然不夠高效。一些公司采用多電子束掃描試圖解決速度問(wèn)題,但如何保證上千束電子束的校準(zhǔn)以及如何保障電子束彼此之間不能互相影響,是他們需要解決的問(wèn)題。

光學(xué)缺陷檢測(cè)是每個(gè)人都想使用的終極方案,它的優(yōu)點(diǎn)是晶圓級(jí)別的掃描,而這正是工業(yè)界需要的。它的檢測(cè)靈敏度達(dá)到0.01/cm2?!?Peter De Bisschop說(shuō)。通過(guò)檢測(cè)光和軟件的研究和優(yōu)化,光學(xué)檢驗(yàn)領(lǐng)域在最大限度地提高信噪比方面取得了很大的進(jìn)步。

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

每種方法都有其優(yōu)缺點(diǎn)

此外,光學(xué)缺陷檢測(cè)能夠檢測(cè)非常小的缺陷也是要付出代價(jià)的。光學(xué)技術(shù)已被成功的應(yīng)用于一些尺寸比較大的例如粒子缺陷檢測(cè),“但是現(xiàn)在,缺陷變得如此之小,我們不禁要問(wèn)自己,光學(xué)方法是否具有足夠高的靈敏度來(lái)檢測(cè)這些隨機(jī)缺陷,例如線的橋連或者孔的丟失?這仍然是懸而未決的問(wèn)題。當(dāng)然,對(duì)于尺寸較大的缺陷檢測(cè),光學(xué)技術(shù)毫無(wú)疑問(wèn)是不二選擇?!盤(pán)eter De Bisschop 說(shuō)道。

所以,我們?nèi)匀蝗鄙僖粋€(gè)可以做所有事情的方法,每種技術(shù)各有其優(yōu)缺點(diǎn)。例如,對(duì)橋連的檢測(cè),光學(xué)方法相比CD-SEM,二者表現(xiàn)出不同——但互補(bǔ)——的作用范圍。測(cè)量高密度缺陷時(shí)CD-SEM是很好的選擇,將CD-SEM測(cè)量的數(shù)據(jù)外推幾個(gè)量級(jí),可以得到很合理的預(yù)測(cè)趨勢(shì)(如下圖)。同時(shí),光學(xué)檢測(cè)方法對(duì)細(xì)微尺寸的橋連缺陷的檢測(cè)也有非常好的靈敏性。

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

機(jī)器學(xué)習(xí)的興起

機(jī)器學(xué)習(xí)可以使現(xiàn)有設(shè)備更加高效。CD-SEM比SEM-Review慢得多,因?yàn)榍罢邔?duì)每一個(gè)像素點(diǎn)都進(jìn)行精細(xì)掃描,而后者則只是粗略掃描。“當(dāng)然掃描速度越快,就會(huì)犧牲分辨力以及靈敏度。不過(guò),我們正在嘗試用機(jī)器學(xué)習(xí)——比如快速人臉識(shí)別技術(shù)——來(lái)提升對(duì)缺陷檢測(cè)的高質(zhì)量成像。如果行之有效的話,我們就可以大大加快電子束的掃描速度,wafer級(jí)別的掃描就不需要1000束電子了,100束足矣?!盤(pán)hilippe Leray說(shuō)道。機(jī)器學(xué)習(xí)的另一個(gè)用途是制造過(guò)程的控制。在集成電路的制造過(guò)程中,一片晶圓會(huì)經(jīng)過(guò)大量的設(shè)備,每一個(gè)步驟都由精細(xì)的參數(shù)來(lái)控制,以及原位檢測(cè)。這個(gè)過(guò)程中則會(huì)產(chǎn)生大量的數(shù)據(jù)。比如,等離子體刻蝕深度的檢測(cè),我們需要觀察等離子體的光譜,而圖像和光譜包含的信息則遠(yuǎn)遠(yuǎn)不只是“缺陷”或者深度。Philippe Leray說(shuō):“我們的想法是,在整個(gè)集成電路制造以及測(cè)量過(guò)程中,收集所有的數(shù)據(jù)來(lái)‘訓(xùn)練’設(shè)備找出規(guī)律。設(shè)備對(duì)缺陷的理解是通過(guò)大量的數(shù)據(jù),計(jì)算并推測(cè)出關(guān)鍵尺寸(critical dimension, CD),或者發(fā)現(xiàn)不好的刻蝕。即使這些數(shù)據(jù)細(xì)微復(fù)雜到人力無(wú)法識(shí)別。”

隨機(jī)世界的認(rèn)知

其實(shí)這些測(cè)量方法已經(jīng)揭示了隨機(jī)失效的概率和曝光尺寸的關(guān)系:隨著尺寸的減小,失效概率幾乎是指數(shù)式的增長(zhǎng),我們把這種關(guān)系叫做“隨機(jī)懸崖”(stochastic cliff)。對(duì)于密集結(jié)構(gòu),有兩種失效:隨著線條距離和接觸孔的尺寸的減小,線條的橋連或者接觸孔的丟失兩種缺陷則會(huì)急劇增長(zhǎng);而線條寬度或者接觸孔的距離的減小,線條斷裂或者接觸孔的重疊兩種缺陷會(huì)急劇增長(zhǎng)。對(duì)于比較稀疏的結(jié)構(gòu),兩種失效機(jī)理都存在,但只有線條斷裂或者接觸孔丟失或造成實(shí)際缺陷。隨機(jī)懸崖不是唯一的問(wèn)題。今年的SPIE先進(jìn)光刻會(huì)議,IMEC首次向我們展示了他們的發(fā)現(xiàn):(橋連)缺陷的數(shù)量永遠(yuǎn)不會(huì)減小到零,而是達(dá)到一個(gè)最小的常數(shù),我們稱之為瓶頸。這是一個(gè)很重要的發(fā)現(xiàn),揭示了缺陷形成的另一種機(jī)理。

雖然這種瓶頸的機(jī)理暫未可知,但其后果是很?chē)?yán)重的。能夠制造的尺寸一定要遠(yuǎn)離隨機(jī)懸崖,而且對(duì)于密集結(jié)構(gòu)兩個(gè)懸崖之間的無(wú)缺陷窗口會(huì)大大變?。ㄒ?jiàn)下圖a)。這是業(yè)界需要解決的問(wèn)題。瓶頸現(xiàn)象的發(fā)現(xiàn),使得“即使是在無(wú)缺陷窗口,也并不表明就沒(méi)有缺陷?!盤(pán)eter De Bisschop解釋道。

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

(a) 兩種隨機(jī)懸崖之間存在一個(gè)可能的無(wú)缺陷窗口

EUV工藝不同多重圖形化方案的優(yōu)缺點(diǎn)及新的進(jìn)展研究

(b) 對(duì)于特定的L/S (line/space)橋連缺陷的數(shù)量不會(huì)減小到零

不僅僅是曝光劑量,光刻膠材料也是很重要的因素。IMEC在減少隨機(jī)失效和線條糙度度方面取得了一些新的進(jìn)展,他們通過(guò)順序滲透分析(SIS)——一種常用于定向自組裝(DSA)的現(xiàn)有技術(shù)——應(yīng)用到EUV光刻技術(shù)上,在光刻膠里面摻雜無(wú)機(jī)元素使其更堅(jiān)硬牢固,從而提高制作圖形的質(zhì)量。

“由于有眾多參數(shù)需要調(diào)整,應(yīng)該存在一個(gè)參數(shù)的‘最優(yōu)設(shè)置’。不過(guò)可能性更大的是,沒(méi)有一個(gè)參數(shù)設(shè)置可以完全解決問(wèn)題?!盤(pán)eter De Bisschop評(píng)論道,“基本上,我們希望在合理的時(shí)間內(nèi)得到這些最優(yōu)工藝參數(shù)。但很多設(shè)備有幾百種可能的參數(shù)設(shè)定組合,人力難以做到。這顯然是機(jī)器學(xué)習(xí)可以發(fā)揮的另一個(gè)領(lǐng)域?!盤(pán)hilippe Leray 道。

對(duì)失效的研究

對(duì)失效機(jī)理的理解可以更好的應(yīng)對(duì)缺陷,了解工藝參數(shù)對(duì)失效概率的具體影響。EUV波長(zhǎng)很短,高能光子轟擊光刻膠,發(fā)生化學(xué)反應(yīng)。對(duì)這些化學(xué)反應(yīng)的研究可以有助于開(kāi)發(fā)光刻膠以及底層吸收層。

IMEC和KM實(shí)驗(yàn)室近期開(kāi)始合作深入研究EUV光刻技術(shù)的基礎(chǔ)物理,使得在阿秒到皮秒級(jí)別研究EUV光子和光刻膠的化學(xué)反應(yīng)成為可能。目前,暫無(wú)其他實(shí)驗(yàn)室有此實(shí)力。

EUV光子和光刻膠化學(xué)反應(yīng)的研究對(duì)于減少隨機(jī)失效至關(guān)重要

另一種揭露EUV光刻技術(shù)神秘面紗的方法是探測(cè)并量化光刻反應(yīng)過(guò)程中有哪些分子被釋放。光刻膠在吸收光子之后發(fā)生化學(xué)反應(yīng),光刻膠分子分解并形成新的化學(xué)鍵,另一部分物質(zhì)不穩(wěn)定從而逃逸。光刻膠上方的探測(cè)器可以探測(cè)到這部分逃逸分子并通過(guò)其質(zhì)量分析其成分。這部分化學(xué)產(chǎn)物在曝光之前并不存在,因而他們的產(chǎn)生可以揭示光刻化學(xué)反應(yīng)過(guò)程。另外,通過(guò)探測(cè)反應(yīng)產(chǎn)物,可以了解曝光劑量或者光刻膠材料對(duì)光刻化學(xué)反應(yīng)的影響。這樣,我們可以將光刻光學(xué)反應(yīng)對(duì)隨機(jī)失效類(lèi)型或者概率的利弊聯(lián)系起來(lái)。

“當(dāng)然,這些策略沒(méi)有一個(gè)能完全揭示隨機(jī)世界的面貌。但每一種方法都可以讓我們對(duì)隨機(jī)世界多一點(diǎn)了解,最后我們期望有一天,能完全了解隨機(jī)世界的機(jī)理?!盤(pán)eter De Bisschop總結(jié)道。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54018

    瀏覽量

    466337
  • EUV
    EUV
    +關(guān)注

    關(guān)注

    8

    文章

    615

    瀏覽量

    88818
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    我們?cè)谧鲆粋€(gè)支持多廠商 MCU 的圖形化配置工具,難點(diǎn)卻不在工具本身

    這三年里我們一直在做一件事: 把 MCU 工程的初始配置做成圖形化 并且支持多個(gè) MCU 原廠、多個(gè)內(nèi)核 很多工程師第一反應(yīng)會(huì)想到 STM32Cube,這個(gè)類(lèi)比并不奇怪。 但真正開(kāi)始支持多廠商之后
    的頭像 發(fā)表于 03-02 10:13 ?118次閱讀
    我們?cè)谧鲆粋€(gè)支持多廠商 MCU 的<b class='flag-5'>圖形化</b>配置工具,難點(diǎn)卻不在工具本身

    [工具討論] 如果有一款國(guó)產(chǎn)圖形化配置工具STM32Cube,支持所有內(nèi)核和廠商MCU,你會(huì)用嗎?

    國(guó)產(chǎn)MCU廠商的需求和痛點(diǎn)進(jìn)行優(yōu)化,響應(yīng)更及時(shí) 可擴(kuò)展 - 提供擴(kuò)展商店機(jī)制,支持復(fù)雜場(chǎng)景的定制開(kāi)發(fā) 我們想聽(tīng)聽(tīng) 作為工程師用戶: 這樣的工具能否解決你目前項(xiàng)目中的實(shí)際問(wèn)題? 你最看重圖形化配置工具
    發(fā)表于 01-26 10:30

    Neway微波產(chǎn)品國(guó)產(chǎn)替代電源模塊的優(yōu)缺點(diǎn)

    Neway微波產(chǎn)品國(guó)產(chǎn)替代電源模塊的優(yōu)缺點(diǎn)在全球供應(yīng)鏈波動(dòng)加劇的背景下,進(jìn)口電源模塊因交期冗長(zhǎng)(普遍6-12周)、成本高昂(溢價(jià)超40%)及技術(shù)封鎖風(fēng)險(xiǎn),已難以滿足國(guó)內(nèi)5G基站、工業(yè)自動(dòng)
    發(fā)表于 01-16 08:57

    定義光刻精度標(biāo)準(zhǔn)——華林科納顯影濕法設(shè)備:納米級(jí)圖形化解決方案

    提供可靠的圖形化保障。以下深度解析其工藝優(yōu)勢(shì)與技術(shù)創(chuàng)新。 一、設(shè)備核心工藝流程 華林科納四步閉環(huán)工藝,實(shí)現(xiàn)亞微米級(jí)圖形保真 (1)預(yù)處理(P
    的頭像 發(fā)表于 12-24 15:03 ?326次閱讀
    定義光刻精度標(biāo)準(zhǔn)——華林科納顯影濕法設(shè)備:納米級(jí)<b class='flag-5'>圖形化解決方案</b>

    RUI Builder 圖形化UI設(shè)計(jì)工具

    RUI Builder 圖形化UI設(shè)計(jì)工具 該軟件為圖形化UI設(shè)計(jì)軟件,搭配瑞佑圖形處理器,輕松設(shè)計(jì)UI界面!主要特色功能: 在PC上直接設(shè)計(jì)界面,再生成UI渲染源碼(.c),程序中直接引用即可
    發(fā)表于 12-12 20:14

    迅為iTOP-3568開(kāi)發(fā)板?Linux驅(qū)動(dòng)開(kāi)發(fā)實(shí)戰(zhàn):menuconfig圖形化配置實(shí)驗(yàn)

    迅為iTOP-3568開(kāi)發(fā)板?Linux驅(qū)動(dòng)開(kāi)發(fā)實(shí)戰(zhàn):menuconfig圖形化配置實(shí)驗(yàn)
    的頭像 發(fā)表于 11-24 15:29 ?778次閱讀
    迅為iTOP-3568開(kāi)發(fā)板?Linux驅(qū)動(dòng)開(kāi)發(fā)實(shí)戰(zhàn):menuconfig<b class='flag-5'>圖形化</b>配置實(shí)驗(yàn)

    集成電路制造中薄膜刻蝕的概念和工藝流程

    薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝:若將薄膜淀積視為 “加法工藝”(通過(guò)材料堆積形成薄膜),則薄膜刻蝕可稱為 “減法工藝”(通過(guò)材料去除實(shí)現(xiàn)圖形化)。通過(guò)這一 “減”
    的頭像 發(fā)表于 10-16 16:25 ?3263次閱讀
    集成電路制造中薄膜刻蝕的概念和<b class='flag-5'>工藝</b>流程

    PPEC電源DIY套件:圖形化算法編程,解鎖電力電子底層算法實(shí)踐

    智能設(shè)計(jì)平臺(tái),為用戶提供了一個(gè)接觸和操作底層算法的便捷途徑。 用戶無(wú)需進(jìn)行復(fù)雜的代碼編寫(xiě),可以一鍵套用工程模版,也可以通過(guò)圖形化界面自定義控制算法,就能夠輕松在實(shí)驗(yàn)室有限的環(huán)境中制作實(shí)物電路,快速開(kāi)發(fā)
    發(fā)表于 08-14 11:30

    芯片制造的四大工藝介紹

    這一篇文章介紹幾種芯片加工工藝,在Fab里常見(jiàn)的加工工藝有四種類(lèi)型,分別是圖形化技術(shù)(光刻)?摻雜技術(shù)?鍍膜技術(shù)和刻蝕技術(shù)。
    的頭像 發(fā)表于 07-16 13:52 ?3836次閱讀
    芯片制造的四大<b class='flag-5'>工藝</b>介紹

    晶圓蝕刻擴(kuò)散工藝流程

    晶圓蝕刻與擴(kuò)散是半導(dǎo)體制造中兩個(gè)關(guān)鍵工藝步驟,分別用于圖形化蝕刻和雜質(zhì)摻雜。以下是兩者的工藝流程、原理及技術(shù)要點(diǎn)的詳細(xì)介紹:一、晶圓蝕刻工藝流程1.蝕刻的目的
    的頭像 發(fā)表于 07-15 15:00 ?1895次閱讀
    晶圓蝕刻擴(kuò)散<b class='flag-5'>工藝</b>流程

    自對(duì)準(zhǔn)雙重圖技術(shù)的優(yōu)勢(shì)與步驟

    在芯片制造中,光刻技術(shù)在硅片上刻出納米級(jí)的電路圖案。然而,當(dāng)制程進(jìn)入7納米以下,傳統(tǒng)光刻的分辨率已逼近物理極限。這時(shí), 自對(duì)準(zhǔn)雙重圖(SADP) 的技術(shù)登上舞臺(tái), 氧化物間隔層切割掩膜 ,確保數(shù)十億晶體管的精確成型。
    的頭像 發(fā)表于 05-28 16:45 ?1709次閱讀
    自對(duì)準(zhǔn)雙<b class='flag-5'>重圖</b>案<b class='flag-5'>化</b>技術(shù)的優(yōu)勢(shì)與步驟

    PPEC新品發(fā)布丨圖形化編程數(shù)字電源專用 ARM Cortex-M4 MCU

    PPEC32F334RBT7是森木磊石最新推出的圖形化編程數(shù)字電源專用ARMCortex-M4MCU,以全面圖形化零代碼編程為電源開(kāi)發(fā)賦能,有效解決了傳統(tǒng)電源開(kāi)發(fā)中代碼復(fù)雜、調(diào)試周期長(zhǎng)、技術(shù)門(mén)檻高等
    的頭像 發(fā)表于 05-22 17:30 ?1338次閱讀
    PPEC新品發(fā)布丨<b class='flag-5'>圖形化</b>編程數(shù)字電源專用 ARM Cortex-M4 MCU

    PCBA 表面處理:優(yōu)缺點(diǎn)大揭秘,應(yīng)用場(chǎng)景全解析

    一站式PCBA加工廠家今天為大家講講PCBA加工如何選擇合適的表面處理工藝?PCBA表面處理優(yōu)缺點(diǎn)與應(yīng)用場(chǎng)景。在電子制造中,PCBA板的表面處理工藝對(duì)電路板的性能、可靠性和成本都有重要影響。選擇合適
    的頭像 發(fā)表于 05-05 09:39 ?1412次閱讀
    PCBA 表面處理:<b class='flag-5'>優(yōu)缺點(diǎn)</b>大揭秘,應(yīng)用場(chǎng)景全解析

    一場(chǎng)圖形化編程與樹(shù)莓派的“跨界聯(lián)姻”?

    的這一圖形化編程平臺(tái),憑借其直觀的拖拽式界面和強(qiáng)大的數(shù)據(jù)處理能力,成為了工程師與創(chuàng)客們的“心頭好”。而近期,當(dāng)LabVIEW與樹(shù)莓派Pico這一微型控制器相遇時(shí),兩
    的頭像 發(fā)表于 04-17 16:03 ?1394次閱讀
    一場(chǎng)<b class='flag-5'>圖形化</b>編程與樹(shù)莓派的“跨界聯(lián)姻”?

    CMOS,Bipolar,F(xiàn)ET這三種工藝優(yōu)缺點(diǎn)是什么?

    在我用photodiode工具選型I/V放大電路的時(shí)候,系統(tǒng)給我推薦了AD8655用于I/V,此芯片為CMOS工藝 但是查閱資料很多都是用FET工藝的芯片,所以請(qǐng)教下用于光電信號(hào)放大轉(zhuǎn)換(主要考慮信噪比和帶寬)一般我們用哪種工藝
    發(fā)表于 03-25 06:23