一、布線層數的優(yōu)化

PCB板上的元器件數量不相同時，元器件總的引腳數是不相同的，也就是單位面積上引腳的密度是不相同的。為此可利用PCB板設計軟件的統計功能，求出PCB板上平均管腳密度參數，以便確定所需要的信號布線層數，也即確定PCB板的層數。信號層數的確定，可參考表1經驗數據。

其中，引腳密度系數按“板面積（平方英寸）÷（板上管腳總數×14）”方法進行計算。

PCB板布線時，電源、摸擬小信號、高頻信號、時鐘信號、同步信號等關鍵信號的元器件優(yōu)先布線;盡量為時鐘信號、高頻信號等敏感信號提供專門的布線層，并保證其最小的回路面積;電源元件產生的干擾較大，布線時應避免靠近對干擾敏感的元器件。

二、線寬的優(yōu)化

線寬即敷銅箔印制導線的寬度，線寬的優(yōu)化要考慮板上元器件的密度與信號的電流強度這兩個因素。PCB板元器件的密度較高時，線寬可窄一些;當信號的平均電流較大時，銅箔的厚度與線寬都要加大。PCB板敷銅箔的厚度、走線寬度與流過的電流有密切的關系，不同厚度，不同寬度的敷銅箔的載流量見表2。實際使用時，為確保安全，敷銅箔寬度的載流量，應按表中的值50%進行選擇。

三、導線間距的優(yōu)化

導線間距是PCB板上相鄰印制導線（敷銅線）之間的距離，相鄰導線之間的距離由爬電距離來決定。為了減少印制導線之間的串擾，應計算出相鄰印制導線之間的工作電壓差，由工作電壓差再確定出爬電距離，不同工作電壓下的爬電距離見表3。相鄰印制導線之間的距離應大于爬電距離。

計算相鄰導線的電壓差較困難，實際應用時，可采用“3W規(guī)則”確定導線距離，當相鄰兩導線中心間距大于3倍導線寬時，基本可滿足抗干擾的要求。如要達到優(yōu)良的抗干擾性能，則可使相鄰印制導線間大于10W的間距，如圖1（a）所示。

四、線孔的優(yōu)化

PCB板上的線孔主要是指元器件引腳的過線孔，有焊接孔、盲孔、埋孔之分。焊接孔一般設置在雙面板的焊盤上，元器件引腳穿過孔后再進行焊接，如圖1（b）所示。PCB板焊接孔的孔徑取決于板厚度、焊盤直徑的大小，板厚度與孔徑之比，應小于5~8。焊盤孔徑大小、焊盤直徑大小、PCB板的厚度數值的對應關系見表4。設計線孔時應根據板的厚度優(yōu)化選取線孔的直徑。

在多層板中，盲孔是連接在PCB板最表面層和內層之間，但又不貫通整板的導通孔;埋孔則是連接在PCB板內、層與層之間，但在PCB板最表面層不可見的導通孔。這兩類過孔的作用是，把PCB板各層之間的元器件進行連通，這兩類孔的尺寸選取方法與焊線孔相同。