91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

工程師應(yīng)該掌握的PCB疊層設(shè)計內(nèi)容

黃工的嵌入式技術(shù)圈 ? 來源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-01-10 14:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

轉(zhuǎn)自:EDN電子技術(shù)設(shè)計

總的來說疊層設(shè)計主要要遵從兩個規(guī)矩:

1. 每個走線層都必須有一個鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到八層板的疊層來進(jìn)行示例講解:

一、單面PCB板和雙面PCB板的疊層

對于兩層板來說,由于板層數(shù)量少,已經(jīng)不存在疊層的問題??刂艵MI輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因信號回路面積過大,不僅產(chǎn)生了較強(qiáng)的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關(guān)鍵信號的回路面積。

關(guān)鍵信號:從電磁兼容的角度考慮,關(guān)鍵信號主要指產(chǎn)生較強(qiáng)輻射的信號和對外界敏感的信號。能夠產(chǎn)生較強(qiáng)輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于10KHz的低頻模擬設(shè)計中:

1)在同一層的電源走線以輻射狀走線,并最小化線的長度總和;

2)走電源、地線時,相互靠近;在關(guān)鍵信號線邊上布一條地線,這條地線應(yīng)盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當(dāng)信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取到這個回路,而不是其它地線路徑。

3)如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層

1. SIG-GND(PWR)-PWR (GND)-SIG;2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設(shè)計,潛在的問題是對于傳統(tǒng)的1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應(yīng)用于板上芯片較多的情況。這種方案可得到較好的SI性能,對于EMI性能來說并不是很好,主要要通過走線及其他細(xì)節(jié)來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現(xiàn)20H規(guī)則。

對于第二種方案,通常應(yīng)用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案PCB的外層均為地層,中間兩層均為信號 /電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內(nèi)層信號輻射。從EMI控制的角度看, 這是現(xiàn)有的最佳4層PCB結(jié)構(gòu)。

注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現(xiàn)串?dāng)_;適當(dāng)控制板面積,體現(xiàn)20H規(guī)則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅的下邊。另外,電源或地層上的鋪銅之間應(yīng)盡可能地互連在一起,以確保DC和低頻的連接性。

三、六層板的疊層

對于芯片密度較大、時鐘頻率較高的設(shè)計應(yīng)考慮6層板的設(shè)計,推薦疊層方式:

1.SIG-GND-SIG-PWR-GND-SIG;對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優(yōu)點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI性能要比第一種方案好。

小結(jié):對于六層板的方案,電源層與地層之間的間距應(yīng)盡量減小,以獲得好的電源、地耦合。但62mil的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設(shè)計時,遵循20H規(guī)則和鏡像層 規(guī)則設(shè)計。

四、八層板的疊層

1、由于差的電磁吸收能力和大的電源阻抗導(dǎo)致這種不是一種好的疊層方式。它的結(jié)構(gòu)如下:

1.Signal 1 元件面、微帶走線層

2.Signal 2 內(nèi)部微帶走線層,較好的走線層(X方向)

3.Ground

4.Signal 3 帶狀線走線層,較好的走線層(Y方向)

5.Signal 4 帶狀線走線層

6.Power

7.Signal 5 內(nèi)部微帶走線層

8.Signal 6 微帶走線層

2、是第三種疊層方式的變種,由于增加了參考層,具有較好的EMI性能,各信號層的特性阻抗可以很好的控制。

1.Signal 1 元件面、微帶走線層,好的走線層

2.Ground 地層,較好的電磁波吸收能力

3.Signal 2 帶狀線走線層,好的走線層

4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層

6.Signal 3 帶狀線走線層,好的走線層

7.Power 地層,具有較大的電源阻抗

8.Signal 4 微帶走線層,好的走線層

3、最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層

2.Ground 地層,較好的電磁波吸收能力

3.Signal 2 帶狀線走線層,好的走線層

4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層

6.Signal 3 帶狀線走線層,好的走線層

7.Ground 地層,較好的電磁波吸收能力

8.Signal 4 微帶走線層,好的走線層

對于如何選擇設(shè)計用幾層板和用什么方式的疊層,要根據(jù)板上信號網(wǎng)絡(luò)的數(shù)量,器件密度,PIN密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網(wǎng)絡(luò)的數(shù)量越多,器件密度越大,PIN密度越大,信號的頻率越高的設(shè)計應(yīng)盡量采用多層板設(shè)計。為得到好的EMI性能最好保證每個信號層都 有自己的參考層。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4407

    文章

    23883

    瀏覽量

    424465
  • 工程師
    +關(guān)注

    關(guān)注

    59

    文章

    1603

    瀏覽量

    71059
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4921

    瀏覽量

    95317
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    10310
  • 可制造性設(shè)計
    +關(guān)注

    關(guān)注

    10

    文章

    2066

    瀏覽量

    16476
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3515

    瀏覽量

    6408
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    硬件工程師甩鍋排行榜 #電子 #電子工程師 #硬件工程師 #甩鍋的各種理由 #揚(yáng)興科技

    硬件工程師
    揚(yáng)興科技
    發(fā)布于 :2026年03月06日 18:30:55

    什么是BSP工程師

    上述前兩個階段屬于BSP開發(fā)的內(nèi)容,第三個階段屬于嵌入式應(yīng)用軟件開發(fā)的過程。綜上所述,BSP工程師主要應(yīng)該具備的**要有: 掌握計算機(jī)原理方面的知識;
    發(fā)表于 01-13 06:54

    如何為EMC設(shè)計選擇PCB結(jié)構(gòu)

    在設(shè)計電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時,結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?6554次閱讀
    如何為EMC設(shè)計選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)

    Allegro Skill工藝輔助之導(dǎo)入模板

    PCB設(shè)計中,導(dǎo)入模板能夠確保設(shè)計的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動設(shè)置參數(shù)而可能出現(xiàn)的錯誤或不一致情況。
    的頭像 發(fā)表于 07-10 17:10 ?3195次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計避坑指南

    每次PCB設(shè)計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方——PCB結(jié)構(gòu)。當(dāng)你的設(shè)計從實驗室小批量轉(zhuǎn)到批量生產(chǎn)時,是否遇到過信號
    的頭像 發(fā)表于 06-25 07:36 ?2891次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計避坑指南

    PCB設(shè)計避坑指南

    至目標(biāo)厚度 設(shè)計完成關(guān)鍵步驟:用工具驗證 設(shè)計完成后,如何驗證?傳統(tǒng)方法依賴工程師經(jīng)驗,現(xiàn)在 華秋DFM軟件提供了一站式解決方案 。
    發(fā)表于 06-24 20:09

    工程師應(yīng)該掌握的20個模擬電路

    對模擬電路的掌握分為三個層次。 初級層次是熟練記住這二十個電路,清楚這二十個電路的作用。只要是電子愛好者,只要是學(xué)習(xí)自動化、電子等電控類專業(yè)的人士都應(yīng)該且能夠記住這二十個基本模擬電路。 中級層次
    發(fā)表于 05-28 17:20

    【華秋DFM】V4.6正式上線:工程師PCB設(shè)計“好搭子”來了!

    作為深耕PCB設(shè)計檢查的專業(yè)工具,華秋DFM歷經(jīng)多年迭代,已從最初的基礎(chǔ)設(shè)計檢查工具發(fā)展為覆蓋全流程的智能制造解決方案。通過持續(xù)優(yōu)化 1200+細(xì)項檢查規(guī)則 ,累計服務(wù) 超40萬工程師用戶 ,成為
    發(fā)表于 05-22 16:07

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    PCB設(shè)計中,多層板的設(shè)計直接影響信號完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提升電路板的可靠性,還能優(yōu)化生產(chǎn)成本。作為行業(yè)
    的頭像 發(fā)表于 05-11 10:58 ?803次閱讀

    問,成為硬件工程師需要幾只手?#硬件工程師 #YXC晶振 #揚(yáng)興科技 #搞笑

    硬件工程師
    揚(yáng)興科技
    發(fā)布于 :2025年04月25日 17:15:37

    硬件工程師手冊(全套)

    的性能價格比達(dá)至最優(yōu)。 5、技術(shù)開放,資源共享,促進(jìn)公司整體的技術(shù)提升。 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 硬件工程師應(yīng)掌握如下基本技能: 第一、由需求分析至總體方案、詳細(xì)設(shè)計的設(shè)計創(chuàng)造能力
    發(fā)表于 04-22 15:05

    Allegro工程師能力升級建議 工程師技能如何升級進(jìn)階

    根據(jù)Cadence認(rèn)證體系及中國企業(yè)需求,Allegro工程師能力分三級,分別是初級、中級、高級工程師。那么這三種工程師技能如何升級進(jìn)階? ? 1、初級工程師(Layout基礎(chǔ)) ①六
    的頭像 發(fā)表于 03-31 11:39 ?1723次閱讀