時(shí)序約束輔助工具
上面我們講的都是xdc文件的方式進(jìn)行時(shí)序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進(jìn)行時(shí)序約束:時(shí)序約束編輯器(Edit Timing Constraints )和時(shí)序約束向?qū)В–onstraints Wizard)。兩者都可以在綜合或?qū)崿F(xiàn)后的Design中打開(kāi)。
1. 時(shí)序約束編輯器
打開(kāi)之后就可顯示出我們之前做的所有約束,當(dāng)然,還可以再添加、刪除或修改時(shí)序約束。
比如我們要新添加一個(gè)主時(shí)鐘,先選中左邊的Create Clock,再點(diǎn)擊+號(hào)添加約束,然后就會(huì)看到下面的界面,按下圖中步驟操作。
其中,選擇時(shí)鐘按鈕會(huì)彈出一個(gè)新的窗口,如下圖所示,我們只需根據(jù)時(shí)鐘名字進(jìn)行查找并選擇即可。
2. 時(shí)序約束向?qū)?/p>
時(shí)序約束向?qū)Э梢宰詣?dòng)識(shí)別出未約束的主時(shí)鐘,我們把wave_gen工程的xdc文件中對(duì)clk2的時(shí)鐘約束注釋掉,重新綜合并實(shí)現(xiàn)后,打開(kāi)時(shí)序約束向?qū)?,可以看到clk2被檢測(cè)出未約束,點(diǎn)擊編輯按鈕,設(shè)置參數(shù)后就可完成約束。
時(shí)序約束向?qū)?huì)按照主時(shí)鐘約束、衍生時(shí)鐘約束、輸入延遲約束、輸出延遲約束、時(shí)序例外約束、異步時(shí)鐘約束等的順序引導(dǎo)設(shè)計(jì)者創(chuàng)建約束。
-
時(shí)序約束
+關(guān)注
關(guān)注
1文章
120瀏覽量
13961 -
Vivado
+關(guān)注
關(guān)注
19文章
857瀏覽量
71102
發(fā)布評(píng)論請(qǐng)先 登錄
Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景
輸入引腳時(shí)鐘約束_Xilinx FPGA編程技巧-常用時(shí)序約束詳解
vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)
移植E203到Genesys2開(kāi)發(fā)板時(shí)遇到時(shí)序問(wèn)題的常見(jiàn)原因
E203內(nèi)核移植到FPGA開(kāi)發(fā)板時(shí)出現(xiàn)時(shí)序違例的解決方式
時(shí)序約束問(wèn)題的解決辦法
E203分享之DDR擴(kuò)展方案實(shí)施流程(下)
兩種散熱路徑的工藝與應(yīng)用解析
技術(shù)資訊 I Allegro 設(shè)計(jì)中的走線約束設(shè)計(jì)
兩種驅(qū)動(dòng)方式下永磁直線開(kāi)關(guān)磁鏈電機(jī)的研究
銣原子鐘與CPT原子鐘:兩種時(shí)間標(biāo)準(zhǔn)的區(qū)別
西門(mén)子再收購(gòu)EDA公司 西門(mén)子宣布收購(gòu)Excellicon公司 時(shí)序約束工具開(kāi)發(fā)商
FPGA時(shí)序約束之設(shè)置時(shí)鐘組
一文詳解Vivado時(shí)序約束
Vivado進(jìn)行時(shí)序約束的兩種方式
評(píng)論