芯片，是最近一直牽動著中國科技行業(yè)的核心技術(shù)， 5G，將是引領(lǐng)世界科技未來十年以上發(fā)展的基礎(chǔ)通信技術(shù)，中國更是將其納入了未來十年50萬億新基建的七大板塊之一。自然， 5G芯片的行業(yè)發(fā)展及技術(shù)將會是這場未來十年以上通信時代和基礎(chǔ)設(shè)施建設(shè)的重點。

2020年6月28日，在《電子工程專輯》、《電子技術(shù)設(shè)計》、《國際電子商情》三大媒體聯(lián)合舉辦的“2020年中國IC領(lǐng)袖峰會”上，中興資深SoC芯片副總鄒飛從 5G芯片產(chǎn)業(yè)發(fā)展趨勢、 5G無線芯片設(shè)計挑戰(zhàn)、 5G無線芯片關(guān)鍵技術(shù)等方面闡述了5G芯片行業(yè)發(fā)展趨勢及技術(shù)挑戰(zhàn)。

5G芯片產(chǎn)業(yè)發(fā)展趨勢

5G能給我們生活帶來什么呢？2020的全球疫情期間，經(jīng)過媒體和電視可以看到，專家通過高清視頻，參與疫情的分析和診斷，這就是5G商用一個場景。遠程和智能醫(yī)療，都是基于5G的大帶寬和低延遲技術(shù)。具體來講，5G跟4G比有哪些大改變呢？

首先5G將通訊的幀格式做了重大調(diào)整，以前幀格式都是按10毫秒，現(xiàn)在調(diào)整到一個數(shù)量級，調(diào)整到1毫秒。傳輸速率由原來的150Mbps，提升到10Gbps。

為了適應(yīng)萬物互聯(lián)或者是海量的互聯(lián)，5G設(shè)計了mMTC支持海量連接。在5G里面有eMMB，mMTC，URLLC三種應(yīng)用場景，未來適應(yīng)這三種場景，采用了網(wǎng)絡(luò)切片技術(shù)，在同一套網(wǎng)絡(luò)上可以并行運營三種業(yè)務(wù)，5G因為低延遲和大帶寬，為后面的人工智能，包括無人駕駛，VR，AR提供了很好的場景落地。

現(xiàn)在VR，AR，其實在應(yīng)用中多半都是連一根數(shù)據(jù)線，如果5G普及了這根數(shù)據(jù)線不需要了，這會極大提高用戶體驗。這是相關(guān)媒體對未來5G發(fā)展闡述的預(yù)測，預(yù)計到2020年，5G終端基帶與射頻市場將合作，可能會超過5千億美金。到2020年全球基站芯片和器件市場可能會超過三百億美金，核心網(wǎng)這塊有可能會超過上百億美金，物聯(lián)網(wǎng)這塊，以NB-IoT和eMTC為代表物聯(lián)網(wǎng)芯片市場也可能會超過上百億。

看一下半導體產(chǎn)業(yè)在2018年，進入2019年這個期間，在5G商用之前實際上有一個下降的趨勢。但是在5G商用和AI物聯(lián)網(wǎng)，汽車智能化推動下，其實在2019年開始出現(xiàn)一個反彈，另外一個趨勢，隨著技術(shù)演進，芯片占比和營收占比會越來越高。

5G無線芯片設(shè)計挑戰(zhàn)

芯片其實就是5G發(fā)展的一個基石，某通訊廠商在5G初始發(fā)展過程中并不是以（ASIC）為基石，最近技術(shù)測試，包括成本方面都不占，在國內(nèi)折戟了。現(xiàn)在他們公司也在將FPGA方案調(diào)整為ASIC方案。中興微電子，特別是系統(tǒng)端市場已經(jīng)投入了20幾年了，我們涉及的主要市場還是系統(tǒng)測試像接入網(wǎng)和承載網(wǎng)，包括后面核心網(wǎng)，我們在接入網(wǎng)，有多?；鶓B(tài)芯片和射頻芯片，包括有OTN，包括在光傳輸這塊有600G的OTN芯片，100G的光模塊DS芯片，在路由交換這塊，我們有8.8T的分組交換套片，2.4T網(wǎng)絡(luò)處理器及以太網(wǎng)交換機芯片。

在終端這塊可能投入稍微小一些，有NB-IoT安全物聯(lián)網(wǎng)的芯片，還有家庭網(wǎng)光芯片，還有8K高清多媒體芯片。5G芯片設(shè)計挑戰(zhàn)大概什么樣呢？我們以5G基站為例，5G時代通道數(shù)有8倍提升，5G時代變成了64T64R，處理的單載波帶寬由原來20兆變?yōu)?00兆，甚至到高頻時候到400兆，流數(shù)原來4-8，可能變成后面的16-32，這個處理能力基本上都是5倍，20倍的提升。

所以在芯片集成度，性能方面來說，5G芯片都需要大幅提升。同時要考慮到，特別是AAU這塊，它的散熱，它是得靠自然散熱，沒有辦法添加空調(diào)或者風扇，所以功耗不能無限，或者說增加特別多。所以功耗這塊是我們必須要考慮的，另外靈活性，因為5G協(xié)議實際上是在不停演進，我們不是做一款芯片就不支持協(xié)議的演進，所以我們在靈活性上面也是有訴求的。

5G這么多需求，到芯片實現(xiàn)商來說，可能芯片能實現(xiàn)更高的性能，更高的功耗？還有超大規(guī)模，還有高集成度，高性能來說，因為我們的算力提升是有20倍，所以說我們對于CPU，DSP的要求是前所未有的提高。因為貸款增加，導致對外存，像DDR的貸款需求是大幅提升的，單靠增加DDR個數(shù)可能都沒有辦法滿足我們的要求，我們得像HBM這種新技術(shù)進行演進，包括對外接口，像在4G時代對外接口可能就是200G夠用了，但是到了5G時代，可能要達到數(shù)T，所以你的接口必須由原來的10G，25G，向50G，112G演進。由于性能提高，主頻原來說可能都是幾百兆，到了5G時代不說CPU，就說一些加速器可能都要到達1T，2T工作頻率。

功耗這塊，因為芯片規(guī)模變大，功耗從幾十萬，可能到幾百萬。所以功耗分析和低功耗是我們必須要去考慮的事情，超大規(guī)模帶來另外一個問題就是如何實現(xiàn)?？赡芤粋€幾十萬，或者幾千萬芯片，不用考慮一些難度，但是到了幾十億就會遇到各種各樣的瓶頸，比如頂層走線。未來應(yīng)對這些挑戰(zhàn)我們提出一些關(guān)鍵技術(shù)，因為做芯片，特別是我們做大規(guī)模SOC芯片，IP永遠是我們需要討論的，比如5G高速的ADDA，相對于4G來說，無論是采樣頻率，還是采樣帶寬都是大幅提升的，所以ADDA的性能也需要得到大幅的提升。因為我們需要計算或者運算的帶寬、流量也是很大，所以我們對DSP、CPU都是有嚴苛的要求。

因為需求都是幾倍的增加，所以我們對架構(gòu)必須要，特別是架構(gòu)的平臺設(shè)計。因為設(shè)計一個架構(gòu)沒有平臺進行落地，你沒有辦法驗證這個架構(gòu)是否符合你的設(shè)計預(yù)期。關(guān)于林火行，因為我們設(shè)生產(chǎn)的芯片或者做的芯片不可能只為了應(yīng)對一種場景或者不為將來做更多的事情，因此靈活性是我們必須要保證的。另外我們處理的業(yè)務(wù)可能千奇百怪，所以不可能光CPU或者DSP打天下，這可能需要更多的異構(gòu)。

軟硬件的合理劃分我就不多說了，因為硬件的速度永遠快于軟件的速度，但硬件有一定的局限性，所以在做架構(gòu)設(shè)計的時候軟硬件劃分也是非常重要的。低功耗到了幾十瓦或者功耗特別大的芯片，這也是非常重要的，對于低功耗我們有多種手段，從架構(gòu)、算法就開始著手考慮這些事情。在實踐上面有多電源、電源關(guān)斷這也是我們必須要考慮的，像傳統(tǒng)的多頻點，包括后續(xù)的AVS、DVS這種技術(shù)。

物理實驗這一塊也是難點（大芯片布局），因為我們現(xiàn)在芯片規(guī)模特別龐大，可能模塊由原來的十幾、幾十變成上百，所以這個芯片怎么布局也是特別重要的。

關(guān)于先進工藝的話，目前我們的規(guī)?？赡苓_到幾十億或者上百億，所以你不采用先進工藝無論是成本，還是功耗，這方面都是完全沒有辦法實現(xiàn)的事情。因為規(guī)模機器龐大，如果讀了時鐘還用傳統(tǒng)的CTS或者傳統(tǒng)的分指樹，這基本上是不可能完成的任務(wù)。關(guān)于封裝技術(shù)，現(xiàn)在隨著工藝的演進、放緩，還有數(shù)字跟模擬，特別是模擬的工藝演進更緩慢，所以先進封裝包括MSF或者后期的封裝也是未來發(fā)展的趨勢。

5G無線芯片關(guān)鍵技術(shù)

5G芯片涉及關(guān)鍵應(yīng)對技術(shù)有以下幾個方面：

關(guān)鍵IP

? 高速SERDES

? 高速ADC/DAC

? 高性能DSP

? 高性能CPU

架構(gòu)創(chuàng)新

? 架構(gòu)設(shè)計平臺

? 靈活互聯(lián)架構(gòu)

? 異構(gòu)設(shè)計

? 合理軟硬件劃分

低功耗技術(shù)

? 系統(tǒng)架構(gòu)及算法優(yōu)化

? 多電源域/電源關(guān)斷

? Clock gating

? 多時鐘/多頻點方案

? AVS/DVFS低功耗方案

物理實現(xiàn)技術(shù)

? 大芯片布局技術(shù)

? 先進工藝技術(shù)

? 結(jié)構(gòu)化時鐘樹

? 先進封裝技術(shù)

其根本目的是要實現(xiàn)更高效、低成本、低功耗、高性能關(guān)鍵技術(shù)。

對IP來說，要求的性能永遠是更強的，主頻肯定是越高越好，面積肯定是越小越好。內(nèi)存不一定是越大越好，能耗肯定是越低越好，但市面上能選擇的CPU種類還是比較多的，它的功耗、性能不是完全等價的，所以在選型這一塊需要做很多的評估工作。一個優(yōu)秀的架構(gòu)一定要有一個高效，并且能量化的手段，那這個架構(gòu)是滿足我們設(shè)計需求的。實際上VS是一個不錯的選擇，目前GTEES平臺已經(jīng)創(chuàng)立。我們會對自研加速器進行一些建模，為什么要進行建模？在前期你的代碼可能是沒有的，就算有，反證時間可能是沒有辦法想象的，建模好處就是能快速進行一個反證，驗證這個平臺架構(gòu)是否合理，或者架構(gòu)瓶頸和缺陷在哪里。另外還有一個好處，在硬件好的時候，能為軟件提供一個調(diào)試平臺，這樣加快芯片的商用，為什么現(xiàn)在的5G商用落地這么快，無論GT還是華為，在芯片推出來的半年以內(nèi)芯片規(guī)模就能商用，就是依賴于各個廠家他們的仿真平臺，可以做軟硬件同步開發(fā)。

自研的算法IP，在5G協(xié)議里面常用一些IP基本上都已經(jīng)通過自研，都有自己的模型。講兩個架構(gòu)探索的方案，其實前期我們做了一個系統(tǒng)邏輯圖，通過一些簡單分析做了一個架構(gòu)同一個架構(gòu)進行建模，發(fā)現(xiàn)某些走線能進一步合并，通過優(yōu)化獲得了不錯的收益，提升有20%多，面積提升了也接近20%。另外一個軟硬件協(xié)同劃分，以前都是軟件直接調(diào)度，前期處理完，通知軟件，軟件再通知下級硬件，這種軟件效率永遠比硬件要低，這種效率到了5G，基本上沒有辦法滿足要求，所以我們可以通過調(diào)整架構(gòu)，硬件直接觸發(fā)，這樣把任務(wù)處理的時間大大壓縮了，這個性能也就提升了，其實做ES仿真跟傳統(tǒng)設(shè)計來看，仿真這塊，或者建模這塊占用時間會比以前看上去多很多。但是他可以加快后面代碼實現(xiàn)，包括驗證，你有仿真或者架構(gòu)平臺，對你后面的驗證組織都會快很多。所以對整個項目總體來看，到最終還是有10-20%的提升，時間的節(jié)省。

功耗，特別到的5G芯片，是芯片設(shè)計中重中之重。功耗設(shè)計或者功耗優(yōu)化也是一直貫穿于整個設(shè)計流程之中的，架構(gòu)設(shè)計，比如算法IP，從系統(tǒng)設(shè)計到架構(gòu)設(shè)計包括，包括布局實現(xiàn)，包括量產(chǎn)。我們做了一個大概的評估，內(nèi)部某一個5G基帶芯片優(yōu)化評估，從方案優(yōu)化這塊，大概優(yōu)化出了20W，從獨點運營的方案，因為我們未來追求算力，像DSP，未來最高達到某一個平點需要加壓，否則在當前情況下是不可能做到的。

其實芯片上有很多其他模塊可能不需要，可能他的頻率沒有那么高，或者代碼分隔比較好能滿足。我們會采用多電源，（英）跟代碼分隔有關(guān)，這是代碼一些優(yōu)化。ABS是一個好技術(shù)，我們的量率肯定是有幾種不同的標準。對 LT這個時候通過降低功率電壓來降低功耗，同時對SS片可以加壓，這樣我們做（英）的時候可以適當放松對它的要求。對LF來說通過降壓可以控制功耗。

講一下物理實驗幾個技術(shù)，這里我們做了一些實驗，跟自己自研的，都不會特別差。所以對芯片設(shè)計，后面的實現(xiàn)，從項目經(jīng)驗來看，這塊還是比較好的。物理實驗另外一個技術(shù)就是Hfperscale，我們做了一個對比，隨著規(guī)模越大服務(wù)器的需求也是下降的。現(xiàn)在芯片設(shè)計瓶頸，特別是高性能芯片設(shè)計瓶頸永遠是存儲速度跟不上我們的算力，所以說算力一體化架構(gòu)也是未來的一個熱點，可重構(gòu)計算器，相當于我們?yōu)槭裁匆峥芍貥?gòu)？實際上我們的應(yīng)用是千奇百怪的，或者是變化比較快的，如果能做到可重構(gòu)，相當于我們可根據(jù)業(yè)務(wù)模型調(diào)整硬件處理流程，來達到匹配我們的預(yù)算。

新材料，新結(jié)構(gòu)，晶體管持續(xù)微縮也是一個方向。封裝也是最近一個比較熱門的技術(shù)，現(xiàn)在芯片工藝演進速度在放緩的，包括模擬的芯片速度或者模擬IP速度遠遠跟不上數(shù)字，我們也可以考慮封裝技術(shù)合封到一起，也是一種方向，包括后面，我們的3D封裝，以后不用把芯片做的非常巨大，可以拆成多個芯片設(shè)計，通過搭積木方式搭在一起，封裝在一起。帶寬能提升10倍，功耗也是有下降的。

責任編輯：gt