91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

世界最大的AI芯片升級,芯片核心數(shù)和晶體管翻倍,將采用7nm工藝

如意 ? 來源:OFweek電子工程網(wǎng) ? 作者:OFweek電子工程網(wǎng) ? 2020-08-19 14:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

美國AI初創(chuàng)企業(yè)CerebrasSystems旗下的明星產(chǎn)品WES(Wafer Scale Engine)芯片即將進(jìn)入新一代,在日前舉辦的Hotchips 32會議上,CerebrasSystems公布了WES 2代芯片的相關(guān)信息。

據(jù)悉,WES 2代芯片核心數(shù)翻倍到了85萬個(gè),晶體管數(shù)量翻倍到2.6萬億個(gè),最關(guān)鍵的是,將從16nm工藝進(jìn)入7nm工藝。

造出世界最大芯片,Cerebras Systems是家什么樣的公司?

作為一家在2016年才創(chuàng)立的公司,CerebrasSystems的資歷并不算長,但是卻經(jīng)歷了三輪融資,分別是2016年5月份的2700萬美元的A輪融資,2017年1月2500萬美元的B輪融資,隨后不到一年時(shí)間里,CerebrasSystems再次融資6000萬美元,彼時(shí)估值達(dá)到8.6億美元。

恰好人工智能產(chǎn)業(yè)也是在那個(gè)時(shí)候開始盛行,CerebrasSystems也因此被許多人看好。而這家公司造AI芯片就是奉行一個(gè)路子:“簡單,粗暴”。

在去年CerebrasSystems推出巨型芯片WES的時(shí)候,就引起了業(yè)界轟動。在關(guān)于WSE介紹的白皮書中,有這么一句話——“通過加速人工智能計(jì)算,WSE清除了阻礙人工智能進(jìn)步的最大路障——時(shí)間。將訓(xùn)練時(shí)間從幾個(gè)月縮減為幾分鐘,從幾周減少到基瞄。讓深度學(xué)習(xí)實(shí)踐者更快的驗(yàn)證自己的假設(shè),從而不用去擔(dān)心一些體系機(jī)構(gòu)導(dǎo)致無法測試或者太大風(fēng)險(xiǎn)。WSE降低了好奇心的成本,加速了人工智能新思想和新技術(shù)的到來?!?/p>

在WES這顆采用臺積電16nm工藝,面積46000平方毫米,擁有1.2 萬億個(gè)晶體管40萬個(gè)核心,片上18G內(nèi)存的芯片上,性能之強(qiáng)大讓當(dāng)時(shí)的芯片“大塊頭”甘拜下風(fēng)。

比如英偉達(dá)的GV100芯片也不過用上了211億晶體管,核心面積815mm2,所以WSE芯片晶體管數(shù)量是最強(qiáng)GPU芯片的60倍,面積則是它的56倍多。WSE與當(dāng)時(shí)的CPU芯片相比同樣震撼,AMD的64核EPYC二代處理器才320億晶體管,封裝總面積也不過4410平方毫米,光是核心面積WSE就是EPYC二代處理器的10倍有余。

從性能上來看,WES芯片帶寬超過100Pb/s,一般的計(jì)算芯片以Tb/s級別的單位都難以跟起比較。總之,WES芯片的出現(xiàn)堪稱芯片工藝史上的一大“奇跡”。不出預(yù)料的話,WES 2代芯片性能跟價(jià)格都會大幅提升。

雖然CerebrasSystems造出芯片的芯片性能確實(shí)強(qiáng)大,但是投入的成本也十分高昂,不是哪個(gè)公司都有這個(gè)實(shí)力“燒錢”玩的。據(jù)悉一塊WES芯片的價(jià)格約在200萬美元(約合人民幣1384萬元)左右,在當(dāng)時(shí)也只有美國國家科學(xué)基金會(NSF)為了打造超算CS-1而購買了WES芯片。

性能為先,芯片是不是越大就越好?

目前,象CerebrasSystems一樣專門走巨型芯片路線的企業(yè)少之又少,這可能除了是他們的企業(yè)特色以外,也涉及大整個(gè)芯片產(chǎn)業(yè)對于芯片大小的共同認(rèn)知。

之前就有人提出過這么一個(gè)問題,現(xiàn)在廠家都專注與縮小晶體管尺寸,目的就是為了在芯片內(nèi)部打造更大規(guī)模的集成電路,那為什么不通過增大芯片的面積來提高性能?

首先從構(gòu)造上來說,如果是將芯片面積越大來保證刻畫更多的電路,實(shí)際上不會減少電路布線的復(fù)雜程度,反而還更難。大芯片也也意味著片內(nèi)器件之間的傳輸要走更長的互連線進(jìn)行傳輸,造成信號傳輸延遲,可能有人會覺得都是在一塊芯片上,能延遲多少?可是當(dāng)你將不同芯片內(nèi)部放大一百、一千倍來看就會發(fā)現(xiàn)延遲快慢的差距了。而更長、更多、更復(fù)雜的互連線也意味著在芯片設(shè)計(jì)的過程中,工程師要更周全地考慮阻抗匹配、信號中斷等問題。

二是功耗成本問題,現(xiàn)在的芯片廠商為什么想把芯片做???就是為了降低功耗,芯片的功耗直接和金屬的寄生電容成正比,更寬的線寬會導(dǎo)致更大的功耗。同樣,晶體管體積縮小也是為了降低功耗,可是同時(shí)卻增加了翻倍的數(shù)量,還怎么談降耗?同時(shí)還需要提供更大的供電輸入,更強(qiáng)的散熱處理,都會讓成本增加。

最后一個(gè)也是最重要的一個(gè)問題,良品率。很多公司都會提到良品率問題,一般來說芯片良品率隨核心面積指數(shù)降低,成本指數(shù)上升。芯片的設(shè)計(jì)和生產(chǎn)過程極度復(fù)雜,尤其是芯片面積越大,在晶圓片上刻畫的電路也越多越復(fù)雜,越容易失敗。當(dāng)然有些失敗不會影響整個(gè)芯片的大體性能,只是說會讓其產(chǎn)生“瑕疵”,而這種有瑕疵的芯片也刻意正常使用,但就是廠商可能會把有瑕疵的模塊直接關(guān)閉,芯片也就缺失某些功能。

總的來說,巨型芯片的買家少之又少,更多的人還是以考慮芯片功能、成本、性價(jià)比為首選。為了提高專用性能而付出昂貴的價(jià)格和更多的功耗,確實(shí)不劃算。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54084

    瀏覽量

    467183
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10405

    瀏覽量

    148029
  • AI
    AI
    +關(guān)注

    關(guān)注

    91

    文章

    40198

    瀏覽量

    301821
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    揭秘芯片測試:如何驗(yàn)證數(shù)十億個(gè)晶體管

    微觀世界的“體檢”難題在一枚比指甲蓋還小的芯片中,集成了數(shù)十億甚至上百億個(gè)晶體管,例如NVIDIA的H100GPU包含800億個(gè)晶體管。要如何確定每一個(gè)
    的頭像 發(fā)表于 03-06 10:03 ?151次閱讀
    揭秘<b class='flag-5'>芯片</b>測試:如何驗(yàn)證數(shù)十億個(gè)<b class='flag-5'>晶體管</b>

    芯片封裝等領(lǐng)域清潔除塵工藝解決方案

    潔凈室,以此降低成本、縮短建廠周期,目標(biāo) 2027?年量產(chǎn) 2nm AI?芯片。 我們要知道2nm芯片的制造對工廠的要求極為嚴(yán)苛,它需要極致
    的頭像 發(fā)表于 01-14 15:53 ?208次閱讀

    三星公布首批2納米芯片性能數(shù)據(jù)

    三星公布了即將推出的首代2nm芯片性能數(shù)據(jù);據(jù)悉,2nm工藝采用的是全柵極環(huán)繞(GAA)晶體管
    的頭像 發(fā)表于 11-19 15:34 ?1276次閱讀

    臺積電2納米制程試產(chǎn)成功,AI、5G、汽車芯片,誰將率先受益?

    與現(xiàn)行的3nm工藝相比,臺積電在2nm制程上首次采用了GAA(Gate-All-Around,環(huán)繞柵極)晶體管架構(gòu)。這種全新的結(jié)構(gòu)能夠讓
    的頭像 發(fā)表于 10-29 16:19 ?744次閱讀

    “汽車智能化” 和 “家電高端化”

    芯片晶體管密度更高,功耗卻更低,能讓家電反應(yīng)更快、更省電。? 成本下降惠及消費(fèi)者:以前 7nm 芯片成本太高,只有萬元級高端家電才敢用。中芯國際良率提升后,批量生產(chǎn)能攤薄成本,未來幾千元的中端家電也能
    發(fā)表于 10-28 20:46

    國產(chǎn)AI芯片真能扛住“算力內(nèi)卷”?海思昇騰的這波操作藏了多少細(xì)節(jié)?

    最近行業(yè)都在說“算力是AI的命門”,但國產(chǎn)芯片真的能接住這波需求嗎? 前陣子接觸到海思昇騰910B,實(shí)測下來有點(diǎn)超出預(yù)期——7nm工藝下算力直接拉到256 TFLOPS,比上一代提升了
    發(fā)表于 10-27 13:12

    AI如何重塑模擬和數(shù)字芯片工藝節(jié)點(diǎn)遷移

    工藝技術(shù)的持續(xù)演進(jìn),深刻塑造了當(dāng)今的半導(dǎo)體產(chǎn)業(yè)。從早期的平面晶體管到鰭式場效應(yīng)晶體管(FinFET),再到最新的全環(huán)繞柵極(GAA)架構(gòu),每一代新工藝節(jié)點(diǎn)都為顯著改善功耗、性能和
    的頭像 發(fā)表于 10-24 16:28 ?1442次閱讀
    <b class='flag-5'>AI</b>如何重塑模擬和數(shù)字<b class='flag-5'>芯片</b><b class='flag-5'>工藝</b>節(jié)點(diǎn)遷移

    18A工藝大單!英特爾代工微軟AI芯片Maia 2

    。 ? 英特爾18A工藝堪稱芯片制造領(lǐng)域的一項(xiàng)重大突破,處于業(yè)界2納米級節(jié)點(diǎn)水平。它采用了兩項(xiàng)極具創(chuàng)新性的基礎(chǔ)技術(shù)——RibbonFET全環(huán)繞柵極晶體管架構(gòu)和PowerVia背面供電技
    的頭像 發(fā)表于 10-21 08:52 ?5731次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+AI芯片到AGI芯片

    建立的基礎(chǔ): ①算力支柱②數(shù)據(jù)支柱③計(jì)算支柱 1)算力 與AI算力有關(guān)的因素: ①晶體管數(shù)量②晶體管速度③芯片架構(gòu)④芯片面積⑤制造
    發(fā)表于 09-18 15:31

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    為我們重點(diǎn)介紹了AI芯片在封裝、工藝、材料等領(lǐng)域的技術(shù)創(chuàng)新。 一、摩爾定律 摩爾定律是計(jì)算機(jī)科學(xué)和電子工程領(lǐng)域的一條經(jīng)驗(yàn)規(guī)律,指出集成電路上可容納的晶體管數(shù)量每18-24個(gè)月會增加一倍
    發(fā)表于 09-15 14:50

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新繼續(xù)維持著摩爾神話

    。那該如何延續(xù)摩爾神話呢? 工藝創(chuàng)新將是其途徑之一,芯片中的晶體管結(jié)構(gòu)正沿著摩爾定律指出的方向一代代演進(jìn),本段加速半導(dǎo)體的微型化和進(jìn)一步集成,以滿足AI技術(shù)及高性能計(jì)算飛速發(fā)展的需求。
    發(fā)表于 09-06 10:37

    【書籍評測活動NO.64】AI芯片,從過去走向未來:《AI芯片:科技探索與AGI愿景》

    創(chuàng)新 這部分深入剖析了推動芯片性能躍升的工藝創(chuàng)新,從晶體管架構(gòu)到顛覆性制造技術(shù),展現(xiàn)了后摩爾時(shí)代的突破路徑。 在傳統(tǒng)工藝升級上,
    發(fā)表于 07-28 13:54

    下一代高速芯片晶體管解制造問題解決了!

    在半導(dǎo)體工藝演進(jìn)到2nm,1nm甚至0.7nm等節(jié)點(diǎn)以后,晶體管結(jié)構(gòu)該如何演進(jìn)?2017年,imec推出了叉片
    發(fā)表于 06-20 10:40

    無結(jié)場效應(yīng)晶體管器件結(jié)構(gòu)與工藝

    現(xiàn)有的晶體管都是基于 PN 結(jié)或肖特基勢壘結(jié)而構(gòu)建的。在未來的幾年里,隨著CMOS制造技術(shù)的進(jìn)步,器件的溝道長度小于 10nm。在這么短的距離內(nèi),為使器件能夠工作,
    的頭像 發(fā)表于 06-18 11:43 ?1313次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>器件結(jié)構(gòu)與<b class='flag-5'>工藝</b>

    薄膜晶體管技術(shù)架構(gòu)與主流工藝路線

    導(dǎo)語薄膜晶體管(TFT)作為平板顯示技術(shù)的核心驅(qū)動元件,通過材料創(chuàng)新與工藝優(yōu)化,實(shí)現(xiàn)了從傳統(tǒng)非晶硅向氧化物半導(dǎo)體、柔性電子的技術(shù)跨越。本文聚焦于薄膜
    的頭像 發(fā)表于 05-27 09:51 ?3003次閱讀
    薄膜<b class='flag-5'>晶體管</b>技術(shù)架構(gòu)與主流<b class='flag-5'>工藝</b>路線