91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RDL布線,高速PCB設(shè)計的開始

PCB設(shè)計 ? 2020-09-16 22:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在我們的生活中,經(jīng)常有一些看不見的小型設(shè)備和代理在工作,而我們完全沒有意識到。最小的漏水會造成大量的干腐爛,而少量的鹽則可以完全改變您喜歡的一餐的味道。在我們用于印刷電路板上的組件中,有許多小細(xì)節(jié)我們可能也沒有意識到。

其中之一是重新分配層(RDL),用于將信號從組件的管芯傳送到將零件焊接到板上的引腳。這種RDL布線是一個全新的(而且是看不見的)世界,許多PCB設(shè)計人員可能沒有意識到。

什么是RDL路由?

首次引入倒裝芯片時,這個概念非常簡單而巧妙。通常,組件中的芯片將在其頂部具有焊盤,然后引線鍵合會將這些芯片焊盤內(nèi)部向下連接到組件底部的引線。作為PCB設(shè)計師,您知道其余的內(nèi)容,那么就應(yīng)該將元件的引線焊接到板上。

但是,倒裝芯片會倒裝芯片或裸片,因此其接合墊位于底部。這使它們可以直接連接到將要焊接到板上的引腳。倒裝芯片更小且連接更短,從而降低了電感并提高了高速信號的信號完整性。

但是,隨著組件功能的增強(qiáng),它們會隨著越來越多的管芯焊盤而變得更加復(fù)雜和密集。很快,管芯焊盤的數(shù)量變得太大,無法直接連接到電路板上的焊盤,因此需要一種新的解決方案。答案是在管芯和元件基板之間引入一層金屬電路。

PCB設(shè)計人員將BGA的布線避開到連接到板其他層上的走線的過孔相同,該層上的布線將管芯焊盤連接到焊接到PCB的引腳上。組件中的金屬連接層稱為重新分布層(RDL)路由。

RDL路由的增強(qiáng)和增長

可以預(yù)料,IC的發(fā)展并沒有停滯不前,而且引腳數(shù)越來越多,組件變得越來越復(fù)雜。對于使用更復(fù)雜組件的IC設(shè)計人員來說,PCB設(shè)計人員遇到的難題是隨著引腳和間距尺寸的縮小以及引腳數(shù)量的增加而經(jīng)歷布線走線。

這些設(shè)計人員面臨著類似的挑戰(zhàn),即如何將信號從芯片中移出并到達(dá)元件基板上,以實(shí)現(xiàn)引腳與板的連接。為此,RDL的線條和空間需要縮小,并且還需要其他答案。

多年來,組件的創(chuàng)建已經(jīng)發(fā)生了巨大的變化,以適應(yīng)新設(shè)備的更高連接要求。扇出晶圓級封裝是一種新的IC封裝技術(shù),它為管芯周圍的連接留出了更多空間。

RDL的多層也用于路由這些連接,并且3D封裝技術(shù)也正在使用中。RDL布線的電鍍和蝕刻工藝的增強(qiáng)是縮小尺寸的另一個領(lǐng)域。隨著IC開發(fā)不斷增加新組件所需的連接數(shù)量,所有這些改進(jìn)將變得越來越重要。

這對于PCB高速布線意味著什么

隨著越來越多的功能被投入到我們在電路板上使用的BGA和其他高密度零件中,我們作為PCB設(shè)計師的工作將面臨越來越艱巨的挑戰(zhàn)。為了應(yīng)對這些挑戰(zhàn),需要在布局PCB設(shè)計時加緊游戲。

仔細(xì)布置組件的布局將成為必需,并且逃生路線將需要更加精確。設(shè)置和使用高速設(shè)計規(guī)則將成為PCB設(shè)計的標(biāo)準(zhǔn)模式,而不是簡單的選擇。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4924

    瀏覽量

    95453
  • PCB布線
    +關(guān)注

    關(guān)注

    22

    文章

    473

    瀏覽量

    43581
  • PCB設(shè)計軟件
    +關(guān)注

    關(guān)注

    0

    文章

    55

    瀏覽量

    10621
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3515

    瀏覽量

    6443
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB設(shè)計 | AI如何顛覆PCB設(shè)計?從手動布線到智能自動化的30年演進(jìn)

    軟件整合了iCDStackup、PDN和CPWPlanner??稍趙ww.icd.com.au網(wǎng)站上下載此軟件。傳統(tǒng)的PCB設(shè)計過程往往既耗時又耗力。布線復(fù)雜的P
    的頭像 發(fā)表于 11-27 18:30 ?4772次閱讀
    <b class='flag-5'>PCB設(shè)計</b> | AI如何顛覆<b class='flag-5'>PCB設(shè)計</b>?從手動<b class='flag-5'>布線</b>到智能自動化的30年演進(jìn)

    PCB設(shè)計與打樣的6大核心區(qū)別,看完少走3個月彎路!

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計PCB打樣有什么區(qū)別?PCB設(shè)計和打樣之間的區(qū)別。PCB設(shè)計(Printed Circuit Board Design)和打樣(Prot
    的頭像 發(fā)表于 11-26 09:17 ?628次閱讀
    <b class='flag-5'>PCB設(shè)計</b>與打樣的6大核心區(qū)別,看完少走3個月彎路!

    高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%

    一站式PCBA加工廠家今天為大家講講高頻PCB布線設(shè)計有什么技巧?高頻PCB設(shè)計布線技巧。高頻PCB布線
    的頭像 發(fā)表于 11-21 09:23 ?754次閱讀
    高頻<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>“避坑指南”:4大核心技巧讓信號完整性提升90%

    高速PCB設(shè)計EMI避坑指南:5個實(shí)戰(zhàn)技巧

    一站式PCBA加工廠家今天為大家講講高速PCB設(shè)計EMI有什么規(guī)則?高速電路PCB設(shè)計EMI方法與技巧。在高速
    的頭像 發(fā)表于 11-10 09:25 ?696次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>EMI避坑指南:5個實(shí)戰(zhàn)技巧

    深度解讀PCB設(shè)計布局準(zhǔn)則

    無論您是在進(jìn)行高速設(shè)計,還是正在設(shè)計一塊高速PCB,良好的電路板設(shè)計實(shí)踐都有助于確保您的設(shè)計能夠按預(yù)期工作并實(shí)現(xiàn)批量生產(chǎn)。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計
    的頭像 發(fā)表于 09-01 14:24 ?7514次閱讀
    深度解讀<b class='flag-5'>PCB設(shè)計</b>布局準(zhǔn)則

    先進(jìn)封裝中的RDL技術(shù)是什么

    前面分享了先進(jìn)封裝的四要素一分鐘讓你明白什么是先進(jìn)封裝,今天分享一下先進(jìn)封裝四要素中的再布線RDL)。
    的頭像 發(fā)表于 07-09 11:17 ?4619次閱讀
    先進(jìn)封裝中的<b class='flag-5'>RDL</b>技術(shù)是什么

    高速PCB設(shè)計挑戰(zhàn) Allegro Skill布線功能 自動創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計的過程中,常常會遇到一個挑戰(zhàn),那就是高速信號的時序匹配問題。為了確保信號的同步到達(dá),設(shè)計者需要對特定的高速信號組進(jìn)行等長設(shè)計。手動進(jìn)行這樣的操作可能會非常繁瑣且容易
    的頭像 發(fā)表于 06-16 11:54 ?2510次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>挑戰(zhàn)  Allegro Skill<b class='flag-5'>布線</b>功能 自動創(chuàng)建match_group

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳布線二、信號走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?2439次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    PCB設(shè)計如何用電源去耦電容改善高速信號質(zhì)量

    PCB設(shè)計電源去耦電容改善高速信號質(zhì)量?!What?Why? How?
    的頭像 發(fā)表于 05-19 14:27 ?820次閱讀
    <b class='flag-5'>PCB設(shè)計</b>如何用電源去耦電容改善<b class='flag-5'>高速</b>信號質(zhì)量

    符合EMC的PCB設(shè)計準(zhǔn)則

    時源芯微專業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問題而言,設(shè)計上需要注意的地方很多,尤其是關(guān)于GND布線的設(shè)計及線距,PCB設(shè)計中應(yīng)該注意的要點(diǎn): (1) PCB板邊間距規(guī)范:
    的頭像 發(fā)表于 05-15 16:42 ?915次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從
    的頭像 發(fā)表于 05-07 14:50 ?1697次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進(jìn)入新的時代后,這對于PCB板的設(shè)計提出了更高的要求。本文正是基于這種背景下,對高速PCB設(shè)計中最重要的環(huán)節(jié)之一一電源
    發(fā)表于 04-29 17:31

    DDR模塊的PCB設(shè)計要點(diǎn)

    高速PCB設(shè)計中,DDR模塊是絕對繞不過去的一關(guān)。無論你用的是DDR、DDR2還是DDR3,只要設(shè)計不規(guī)范,后果就是——信號反射、時序混亂、系統(tǒng)頻繁死機(jī)。
    的頭像 發(fā)表于 04-29 13:51 ?2980次閱讀
    DDR模塊的<b class='flag-5'>PCB設(shè)計</b>要點(diǎn)

    必學(xué)!PCB設(shè)計布線技巧、電機(jī)控制、電源管理設(shè)計教程等精華資料

    1、建議收藏,這31條PCB設(shè)計布線技巧相信大家在做PCB設(shè)計時,都會發(fā)現(xiàn)布線這個環(huán)節(jié)必不可少,而且布線的合理性,也決定了
    的頭像 發(fā)表于 04-22 08:05 ?679次閱讀
    必學(xué)!<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>布線</b>技巧、電機(jī)控制、電源管理設(shè)計教程等精華資料

    建議收藏,這31條PCB設(shè)計布線技巧

    相信大家在做PCB設(shè)計時,都會發(fā)現(xiàn)布線這個環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時還能體現(xiàn)出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達(dá)到
    發(fā)表于 04-19 10:46