91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳解基于賽靈思的Versal? ACAP設計創(chuàng)建步驟

454398 ? 來源:XILINX技術社區(qū) ? 作者:XILINX技術社區(qū) ? 2020-09-28 10:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Versal? ACAP(自適應計算加速平臺)是高度集成化的多核計算平臺,可通過靈活的自適應能力來滿足不斷變化的動態(tài)算法的需求。VCK190 是賽靈思最早發(fā)布的 Versal AI Core 評估器件之一。

本篇博文將為您詳解如下所述設計創(chuàng)建步驟:

1. 在 Vivado 中構建基于 Versal 的 IP 集成器 (IP integrator) 設計
2. 創(chuàng)建器件鏡像
3. 在 Vitis 中構建平臺和系統(tǒng)工程
4. 在 VCK190 評估板上運行和調試應用

Versal上的PS-GEM

千兆以太網 MAC (GEM) 可提供符合 IEEE 802.3-2016 標準的硬核 10/100/1000 Mbps 接口。

在 PS 低功耗域 (LPD) 中有 2 個 GEM 控制器。

每個控制器均獨立運行,且各含 1 個管理數據輸入/輸出 (MDIO) 接口以供其外部 PHY 配合 RGMII 接口使用。

GEM 包含下列組件:

1 個 MAC 用于控制傳輸、接收、地址檢查和環(huán)回

配置寄存器,可提供控制和狀態(tài)寄存器、統(tǒng)計數據寄存器和同步邏輯

1 個直接內存訪問 (Direct Memory Access) 模塊,用于控制 DMA 傳輸和 DMA 接收

1 個時間戳單元 (TSU),用于計算 IEEE 1588 定時器值,其中包含實時時鐘

在無需 DMA 操作的系統(tǒng)應用中,可使用配置選項移除 DMA 模塊,并且可使用外部 FIFO 接口將 GEM 集成到 SoC 環(huán)境中。

GEM 塊包含以下信號接口:

連接到外部 PHY 的 GMII 和 RGMII

1 個用于外部 PHY 管理的 MDIO 接口

1 個 APB 從接口,用于訪問 GEM 寄存器

1 個用于內存訪問的 AXI4 DMA 主接口

無需 DMA 功能的應用內包含 1 個可選 FIFO 接口

1 個可選時間戳接口

I/O 選項包括:

布線到 LPD MIO 管腳的 RGMII (v2.0),用于連接到外部 PHY

GMII 和 MII 布線到 PL,以便映射到 GT 或(可選)可借助 PL 邏輯來轉換為其它協(xié)議

每個控制器內的診斷內部環(huán)回

注:Versal 中不支持內部 SERDES 接口 (SGMII)。在 MPSoC 器件中支持此類接口。

在 VCK190 器件上,GEM0 和 GEM1 均硬連線到板上的 2 個外部 RGMII PHY。

有 2 個 RJ45 端口,分別用于 GEM0 和 GEM1。如要測試 GEM1 RGMII 端口,請確保 GEM0 RGMII 端口同樣通過電纜連接,因為此端口使用共享 MDIO 線(使用 GEM0 MDIO 作為主接口)。

請參閱以下 VCK190 截屏。在右上角有 2 個 RJ45 端口用于 Versal 以太網。

在 Vivado 中創(chuàng)建 IP integrator 設計

請下載隨附的 Tcl 文件并遵循以下步驟進行操作。

1. 在 Vivado 2019.2 中基于 VCK190 評估板創(chuàng)建工程。

2. 創(chuàng)建塊設計。

3. 找到 vck190_1g.tcl。以下是 IP integrator 畫布中的原理圖。

4. 生成 HDL 封裝文件。

5. 單擊“運行實現 (Run Implementation)”和“生成器件鏡像 (Generate Device Image)”。

6. 導出包含器件鏡像的硬件設計。

注:單獨使用“運行塊自動化設置功能 (run block automation)”時,CIP 與 NoC 之間部分連接缺失。隨附的 Tcl 文件可用于確保 CIP 和 NoC 中配置設置正確。

在 Vitis 中構建并運行 LwIP 應用

我們已構建了 IP integrator 設計并已導出了含器件鏡像的硬件設計?,F在,我們將在 Vitis 中創(chuàng)建 lwIP 示例,并在 VCK190 評估板上運行。

1. 啟動 Vitis。

2. 使用來自以上設計的 XSA 文件創(chuàng)建應用工程。

3. 從 SDK 中選擇“l(fā)wIP 響應服務器 (lwIP Echo Server)”。

4. 在 SDK 中構建平臺和系統(tǒng)工程。選中 lwIP 響應服務器應用時,會自動設置 lwIP 庫的 BSP 設置。用戶還可以選擇僅創(chuàng)建并構建平臺工程,但這樣需手動設置 BSP 設置。

5. 在 VCK190 開發(fā)板上運行 lwIP 示例。以下即 UART 控制臺輸出:

6. 以下是 ping 測試輸出:

要切換到 GEM1 RJ45 以便進行測試,用戶應使用 XPAR_XEMACPS_1_BASEADDR 修改 platform_config.h。

可在 BSP 的 xparameters.h 中找到以太網定義。請參閱以下示例

在 platform_config.h 中,更改以下定義:

將此定義更新為:

#define PLATFORM_EMAC_BASEADDRXPAR_XEMACPS_1_BASEADDR

現在,您可重新構建應用并重新運行測試。

LwIP性能

以下是 lwIP 響應服務器應用的 BSP 設置。

PARAMETER dhcp_does_arp_check = true

PARAMETER lwip_dhcp = true

PARAMETER pbuf_pool_size = 2048

對于 lwIP TCP/UDP 性能服務器,默認將設置下列參數。

PARAMETER mem_size = 524288

PARAMETER memp_n_pbuf = 1024

PARAMETER n_tx_descriptors = 512

PARAMETER pbuf_pool_size = 16384

這些 lwIP 參數對于性能調優(yōu)至關重要。

這些參數可控制所分配和使用的內存量以及 Pbuf 和描述符數量。

如果系統(tǒng)受到限制,無法處理這些包,則 BD 和 Pbuf 將被快速用盡,且無法根據要求快速清空以供使用。由此導致性能受到影響。

但我們還應平衡可使用的內存量,以便在用于性能基準測試的評估板上將這些參數調整為適合 1Gbps 的最優(yōu)值。您可以此為參考,根據自己的要求來對這些參數進行調優(yōu)。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5609

    瀏覽量

    130054
  • 賽靈思
    +關注

    關注

    33

    文章

    1798

    瀏覽量

    133461
  • 算法
    +關注

    關注

    23

    文章

    4785

    瀏覽量

    98108
  • Versal
    +關注

    關注

    1

    文章

    175

    瀏覽量

    8484
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高性能計算與高速通信的中堅力量 ——XCKU5P-2FFVB676I 深度解析

    解析
    的頭像 發(fā)表于 03-02 15:43 ?1558次閱讀

    國內哪家 SLIC 芯片支持定制?電子脫穎而出

    ,就讓我們一同聚焦電子科技。電子:自主研發(fā)的堅實后盾電子作為國內知名的數模混合芯片廠
    的頭像 發(fā)表于 01-20 14:49 ?1290次閱讀
    國內哪家 SLIC 芯片支持定制?<b class='flag-5'>賽</b><b class='flag-5'>思</b>電子脫穎而出

    工程師必入!288 元解鎖開發(fā)板

    做項目、練技術、備賽事卻找不到高性價比開發(fā)板?合眾恒躍重磅福利——ZYNQ系列開發(fā)板限時特惠,HZ-XC-7Z010-SP_EVM寵粉價僅需288元!
    的頭像 發(fā)表于 12-17 17:48 ?800次閱讀
    工程師必入!288 元解鎖<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>開發(fā)板

    強強聯(lián)合進軍萬億晶振市場,電子與一晶科技成立合資公司

    2025年11月20日,國內TOP級時頻科技企業(yè)浙江電子科技有限公司與國家級高新技術企業(yè)浙江一晶科技股份有限公司正式簽署合資協(xié)議,共同組建“浙江一晶科技有限公司”。雙方以“聚力
    的頭像 發(fā)表于 11-25 16:25 ?7781次閱讀
    強強聯(lián)合進軍萬億晶振市場,<b class='flag-5'>賽</b><b class='flag-5'>思</b>電子與一晶科技成立合資公司

    AMD Versal自適應SoC內置自校準的工作原理

    本文提供有關 AMD Versal 自適應 SoC 內置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4210次閱讀

    浙江電子科技有限公司產品手冊-元器件

    元器件產品選型手冊
    發(fā)表于 09-23 16:47 ?0次下載

    特威第二屆機器視覺方案大會圓滿收官

    近日,由易特威聯(lián)合舉辦的第二屆機器視覺方案大會在深圳福田會展中心成功舉行。本次大會以技術驅動與應用落地為核心,匯聚了行業(yè)專家、合作伙伴與資深工程師,共同探討了機器視覺領域的前沿技術與未來趨勢。
    的頭像 發(fā)表于 09-02 12:51 ?930次閱讀

    芯科羽處理器獲得國家級權威認可

    近日,中央電視臺《新聞聯(lián)播》節(jié)目專題報道深圳科技創(chuàng)新成果,重點聚焦前海企業(yè)睿芯科。節(jié)目中,睿芯科研發(fā)的“羽處理器”作為前??苿?chuàng)代表性成果亮相熒屏,充分彰顯了企業(yè)在高性能RISC-V芯片領域的自主創(chuàng)新實力。
    的頭像 發(fā)表于 08-19 11:25 ?1172次閱讀

    特威第二屆機器視覺大會即將舉辦

    去年盛夏,首屆易特威機器視覺技術大會點燃了行業(yè)創(chuàng)新的火花。易驚艷亮相的 TJ375 FPGA與
    的頭像 發(fā)表于 08-13 09:53 ?1166次閱讀

    創(chuàng)“芯”舞臺!爾芯邀您挑戰(zhàn)2025 EDA精英

    號角吹響,征程再啟!備受矚目的“2025中國研究生創(chuàng)芯大賽·EDA精英挑戰(zhàn)”現已正式拉開帷幕。作為多年深耕此領域的核心出題企業(yè),爾芯榮幸發(fā)布本屆題——《支持重新組網的多FPGA系統(tǒng)布線算法
    的頭像 發(fā)表于 08-12 17:16 ?2094次閱讀
    創(chuàng)“芯”舞臺!<b class='flag-5'>思</b>爾芯邀您挑戰(zhàn)2025 EDA精英<b class='flag-5'>賽</b>

    AMD第二代Versal AI Edge和Versal Prime系列加速量產 為嵌入式系統(tǒng)實現單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產品是對 Versal 產品組合的擴展,可為嵌入式系統(tǒng)實現單芯片智能。
    的頭像 發(fā)表于 06-11 09:59 ?1892次閱讀

    授時系統(tǒng)廠家,授時系統(tǒng)哪家好?高精度授時系統(tǒng)助力華福證券授時服務新升級!

    技術驅動交易,時間決定價值!#授時系統(tǒng)SM2500助力#華福證券授時服務實現新升級!來源:華福證券技術驅動交易,時間決定價值!作為“#十四五”時鐘網的頂層優(yōu)化設計的參與者,基于
    的頭像 發(fā)表于 05-23 10:34 ?577次閱讀
    授時系統(tǒng)廠家,授時系統(tǒng)哪家好?<b class='flag-5'>賽</b><b class='flag-5'>思</b>高精度授時系統(tǒng)助力華福證券授時服務新升級!

    快訊 | 嘉興市委書記陳偉一行蒞臨調研

    深化“教科人”一體、產學研融合!#嘉興市委書記#陳偉一行蒞臨調研,副總經理田永和等陪同調研。5月16日下午,市委書記陳偉在南湖區(qū)走訪創(chuàng)新平臺、科技型企業(yè),專題調研人才工作。他強
    的頭像 發(fā)表于 05-23 10:22 ?917次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 嘉興市委書記陳偉一行蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>調研

    ×深交所 | 單北斗+5ns精度!單北斗改造方案,助力南方中心實現時序中樞戰(zhàn)略升級

    從GPS依賴到北斗自主,從百納秒到5納秒,單北斗升級改造方案助力深交所南方中心實現時序中樞的戰(zhàn)略升級
    的頭像 發(fā)表于 04-18 13:06 ?986次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>×深交所 | 單北斗+5ns精度!<b class='flag-5'>賽</b><b class='flag-5'>思</b>單北斗改造方案,助力南方中心實現時序中樞戰(zhàn)略升級

    2025 FPGA技術研討會北京站圓滿結束

    2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業(yè)專家、工程師及企業(yè)代表踴躍參與,現場座無虛席,氣氛熱烈。
    的頭像 發(fā)表于 04-16 09:14 ?1388次閱讀