Xilinx Vitis能創(chuàng)建的模板軟件工程
Xilinx的28nm、16nm SoC在業(yè)界應(yīng)用非常廣泛。最近也發(fā)布了7nm的SoC器件Versal VC1902和對(duì)應(yīng)的開(kāi)發(fā)板VCK190。Versal是新一代的異構(gòu)計(jì)算平臺(tái)，包含A72、R5、及內(nèi)部管理用的CPU。Versal的軟件開(kāi)發(fā)工具是Vitis。
下面是在Vitis里創(chuàng)建軟件工程時(shí)可以看到的CPU清單。
每個(gè)CPU可以創(chuàng)建不同的軟件工程。對(duì)于A72的Standalone(Baremetal)工程，可選的模板如下：
對(duì)于PMC(Platform Management Controller)，可以創(chuàng)建PLM(Platform Loader and Manager)工程。
對(duì)于PSM(Processing System Manager)，可以創(chuàng)建Firmware工程。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
Xilinx
+關(guān)注
關(guān)注
73文章
2200瀏覽量
131192 -
Versal
+關(guān)注
關(guān)注
1文章
175瀏覽量
8480
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
軟通動(dòng)力ASDM平臺(tái)三大核心能力實(shí)現(xiàn)軟件工程效能提升
在 AI 大模型與 Agent 技術(shù)快速發(fā)展的當(dāng)下，企業(yè)軟件開(kāi)發(fā)團(tuán)隊(duì)的需求早已從單一的 AI Coding 工具，轉(zhuǎn)向軟件工程全流程的場(chǎng)景化 AI 賦能。軟通動(dòng)力推出的 ASDM 平臺(tái)
軟通動(dòng)力ASDM AI優(yōu)先軟件研發(fā)流水線(xiàn)助力軟件工程發(fā)展
在 AI 深度融入軟件工程的當(dāng)下，軟通動(dòng)力 ASDM（AI 優(yōu)先的系統(tǒng)化研發(fā)方法和平臺(tái)）打造的AI 優(yōu)先的軟件研發(fā)流水線(xiàn)，成為企業(yè)研發(fā)效能躍升的核心落地載體，徹底打破傳統(tǒng) “人主導(dǎo)、AI 輔助
全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.2版本發(fā)布
AMD Vitis統(tǒng)一軟件平臺(tái) 2025.2 版現(xiàn)已推出，此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)計(jì)環(huán)境，還增強(qiáng)了仿真功能以加快復(fù)雜設(shè)計(jì)。
開(kāi)源鴻蒙技術(shù)大會(huì)2025丨AI軟件工程分論壇：智能創(chuàng)新，賦能開(kāi)源鴻蒙軟件工程
師生深度參與技術(shù)交流聯(lián)動(dòng)。論壇由華為終端軟件工程與IT裝備部孫為國(guó)與開(kāi)源鴻蒙AI軟件工程SIG副組長(zhǎng)王意明聯(lián)合出品。此次論壇的成功舉辦標(biāo)志著開(kāi)源鴻蒙AI軟件工程從技術(shù)探索步入規(guī)模落地階段，預(yù)計(jì)2025年底將賦
工程師變身AI“指揮者”，吉利與阿里云的軟件開(kāi)發(fā)變革實(shí)驗(yàn)
1975年，IBM工程師Fred Brooks在《人月神話(huà)》中提出軟件工程的核心難題：隨著系統(tǒng)規(guī)模和團(tuán)隊(duì)規(guī)模增長(zhǎng)，復(fù)雜度會(huì)呈指數(shù)級(jí)上升。他的結(jié)論是， 軟件工程“沒(méi)有銀彈”，沒(méi)有單一技術(shù)能帶來(lái)數(shù)量級(jí)
AMD Vitis AI 5.1測(cè)試版發(fā)布
AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API，可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
使用NucleiStudio 2022.1創(chuàng)建工程時(shí)沒(méi)有開(kāi)發(fā)板可選擇
遇到的坑
第一次使用NucleiStudio 2022.1，想創(chuàng)建一個(gè)hbirdv2的工程，結(jié)果發(fā)現(xiàn)模板選擇界面是空的。
后來(lái)看了NucleiStudio 2022.1的使用手冊(cè)才明白，現(xiàn)在
發(fā)表于 10-27 06:27
rtthread studio 創(chuàng)建不了工程怎么解決？
安裝最新studio，路徑默認(rèn)或自選，重新安裝都會(huì)創(chuàng)建工程不成功，報(bào)錯(cuò)如圖
實(shí)際上首次安裝rtt studio ，且電腦上并未有相關(guān)rttsudio創(chuàng)建的相關(guān)工程
所有安裝路徑、創(chuàng)建工程
發(fā)表于 09-29 06:49
RT-Thread Studio 基于芯片創(chuàng)建的工程能直接輸出keil 工程嗎？
您好！RT-Thread Studio 基于芯片創(chuàng)建的工程能直接輸出keil 工程嗎？
基于BSP創(chuàng)建的
發(fā)表于 09-12 07:06
如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件
組件開(kāi)始，該組件可以導(dǎo)出為 XO 文件用于 Vitis 系統(tǒng)工程；這與“自上而下的流程”相反，后者從 Vitis 工程開(kāi)始，然后將 HLS 組件導(dǎo)入該
全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線(xiàn)！此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開(kāi)發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫(xiě)，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP，通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP，并使用嵌入式
HarmonyOS5云服務(wù)技術(shù)分享--Serverless抽獎(jiǎng)模板部署
startRaffle）
結(jié)束抽獎(jiǎng)回調(diào)函數(shù)（比如endRaffle）
記下函數(shù)名，后續(xù)配置要用到
3?? ??工程包準(zhǔn)備??
下載官方提供的抽獎(jiǎng)模板工程包
解壓后重點(diǎn)檢查portal/dist目錄結(jié)構(gòu)
記得
發(fā)表于 05-22 20:25
如何成為一名嵌入式軟件工程師？
如何成為一名嵌入式軟件工程師？ 01明確崗位的角色與定位 嵌入式軟件工程師主要負(fù)責(zé)開(kāi)發(fā)運(yùn)行在特定硬件平臺(tái)上的軟件，這些軟件通常與硬件緊密集成，以實(shí)現(xiàn)特定的功能。 不僅需要精通編程語(yǔ)言
發(fā)表于 04-15 14:37
工商網(wǎng)監(jiān)
評(píng)論