91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA時序八大忠告

454398 ? 來源:OpenFPGA ? 作者:碎碎思 ? 2020-11-19 16:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

忠告一

如果時序差的不多,在1NS以內(nèi),可以通過修改綜合,布局布線選項來搞定,如果差的多,就得動代碼。

忠告二

看下時序報告,挑一個時序最緊的路徑,仔細(xì)看看是什么原因?qū)е?,先看邏輯級?shù)是多少?是哪種電路有問題,乘法器 或者還是RAM接口數(shù)據(jù) 先弄清楚哪兒的問題

忠告三

搞時序優(yōu)化的話 插入寄存器是王道 但也要看具體情況 不一定都得插寄存器,插入寄存器效果不明顯的話,先檢查一下寄存器插入的位置,如果寄存器不是在關(guān)鍵路徑的中間插入而是在某一端的話,確實不大明顯

忠告四

把關(guān)鍵路徑找出來,看時序報告,看是什么原因?qū)е骂l率上不去,如果是組合邏輯復(fù)雜,就優(yōu)化邏輯或者復(fù)制邏輯,如果是DSP延遲大,就選多級流水的,只要想搞到150,就一定可以。

忠告五

看時序報告的時候,建議同時對照電路圖一起看,這樣最直觀

忠告六

對照代碼,自己把關(guān)鍵路徑涉及部分的電路圖畫出來,然后根據(jù)時序要求,算一下要插多少寄存器,插哪兒合適

忠告七

32BIT的比較器,進(jìn)位鏈有點長,可以分段比較,分成4個8BIT的數(shù)據(jù)段去比,或者你分成兩段,先比高16,插寄存器,再比低16,時序很好,如果想深入些,就自己手寫一個比較器,不要調(diào)庫。

忠告八

多BIT的邏輯,時序上不去,通常都是進(jìn)位鏈太長,通常做法就是打斷進(jìn)位鏈,建議看看計算方法或者數(shù)字算法之類的書,應(yīng)該會有幫助

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1661

    文章

    22442

    瀏覽量

    637485
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5612

    瀏覽量

    130172
  • 比較器
    +關(guān)注

    關(guān)注

    14

    文章

    1936

    瀏覽量

    111978
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    具身智能領(lǐng)銜,八大展區(qū)重構(gòu)亞洲科技版圖

    具身智能領(lǐng)銜,八大展區(qū)重構(gòu)亞洲科技版圖
    的頭像 發(fā)表于 03-23 16:20 ?65次閱讀

    登臨科技攜手多家科技在八大領(lǐng)域落地典型AI應(yīng)用案例

    八大領(lǐng)域落地典型 AI 應(yīng)用案例,以技術(shù)創(chuàng)新推動制造業(yè)效率與質(zhì)量雙提升,為工業(yè) AI 規(guī)?;瘧?yīng)用打造可復(fù)制的實踐范本。
    的頭像 發(fā)表于 03-11 14:13 ?305次閱讀

    FPGA時序收斂的痛點與解決之道——從一次高速接口調(diào)試談起

    FPGA開發(fā)中,時序收斂往往是項目后期最令人頭疼的環(huán)節(jié)。許多工程師都有過這樣的經(jīng)歷:RTL仿真通過,綜合布線后卻出現(xiàn)大量時序違例,為了滿足時序不得不反復(fù)修改代碼、調(diào)整約束,甚至重構(gòu)設(shè)
    的頭像 發(fā)表于 03-11 11:43 ?241次閱讀

    RGB時序燈條的工作原理講解

    圖文配合講解了RGB時序燈條的應(yīng)用場景、什么是RGB時序燈條、信號格式與傳輸規(guī)則、燈珠芯片的工作流程、顏色與動態(tài)效果控制方式等
    發(fā)表于 02-06 11:36 ?0次下載

    CITE2026公布八大關(guān)鍵詞,解構(gòu)2026電子信息行業(yè)發(fā)展新態(tài)勢

    聚焦產(chǎn)業(yè)前沿與核心趨勢,特別圍繞 “八大關(guān)鍵詞” 構(gòu)建展示框架,為業(yè)界呈現(xiàn)一場集前瞻洞察、技術(shù)展示、交流合作于一體的科技盛宴。 1、 消費電子 近年來,隨著5G、人工智能、物聯(lián)網(wǎng)等技術(shù)的快速發(fā)展,智能手機、智能家居、可穿戴設(shè)備等新興產(chǎn)品需求
    的頭像 發(fā)表于 02-03 10:35 ?398次閱讀
    CITE2026公布<b class='flag-5'>八大</b>關(guān)鍵詞,解構(gòu)2026電子信息行業(yè)發(fā)展新態(tài)勢

    八大常見芯片封裝類型及應(yīng)用!

    的話,給大家盤點八大主流芯片封裝形式,看完就能分清它們的用途~01DIP雙列直插式封裝個常見芯片封裝類型作為很經(jīng)典的封裝形式,DIP的引腳從兩側(cè)對稱引出,材料有塑
    的頭像 發(fā)表于 02-02 15:01 ?1001次閱讀
    <b class='flag-5'>八大</b>常見芯片封裝類型及應(yīng)用!

    為什么在FPGA設(shè)計中使用MicroBlaze V處理器

    在各類行業(yè)與應(yīng)用中,經(jīng)常能看到許多 FPGA 設(shè)計。一個非常常見的現(xiàn)象是:設(shè)計者常常用復(fù)雜的有限狀態(tài)機(FSM)來實現(xiàn) I2C、SPI、GPIO 時序控制等功能。
    的頭像 發(fā)表于 12-19 15:29 ?8452次閱讀
    為什么在<b class='flag-5'>FPGA</b>設(shè)計中使用MicroBlaze V處理器

    數(shù)字IC/FPGA設(shè)計中的時序優(yōu)化方法

    在數(shù)字IC/FPGA設(shè)計的過程中,對PPA的優(yōu)化是無處不在的,也是芯片設(shè)計工程師的使命所在。此節(jié)主要將介紹performance性能的優(yōu)化,如何對時序路徑進(jìn)行優(yōu)化,提高工作時鐘頻率。
    的頭像 發(fā)表于 12-09 10:33 ?3345次閱讀
    數(shù)字IC/<b class='flag-5'>FPGA</b>設(shè)計中的<b class='flag-5'>時序</b>優(yōu)化方法

    FPGA實現(xiàn)基于SPI協(xié)議的Flash驅(qū)動控制芯片擦除

    本篇博客具體包括SPI協(xié)議的基本原理、模式選擇以及時序邏輯要求,采用FPGA(EPCE4),通過SPI通信協(xié)議,對flash(W25Q16BV)存儲的固化程序進(jìn)行芯片擦除操作。
    的頭像 發(fā)表于 12-02 10:00 ?2675次閱讀
    <b class='flag-5'>FPGA</b>實現(xiàn)基于SPI協(xié)議的Flash驅(qū)動控制芯片擦除

    從原理到場景:工業(yè)光電傳感器八大檢測原理

    在工業(yè)自動化的世界里,光電傳感器如同機器的“眼睛”,時刻感知環(huán)境、檢測物體,讓自動化成為可能。作為深耕光電傳感多年的傳感器專家,本期小明將帶大家深入了解工業(yè)光電傳感器的經(jīng)典八大檢測原理,揭秘它們
    的頭像 發(fā)表于 11-18 07:33 ?1367次閱讀
    從原理到場景:工業(yè)光電傳感器<b class='flag-5'>八大</b>檢測原理

    智多晶EDA工具HqFpga軟件的主要重大進(jìn)展

    圖、時序分析等。HQ支持Windows、Linux操作系統(tǒng)利用HQ設(shè)計套件,設(shè)計人員能夠?qū)崿F(xiàn)高效率的FPGA工程開發(fā)與調(diào)試驗證。
    的頭像 發(fā)表于 11-08 10:15 ?3817次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進(jìn)展

    FPGA測試DDR帶寬跑不滿的常見原因及分析方法

    FPGA 中測試 DDR 帶寬時,帶寬無法跑滿是常見問題。下面我將從架構(gòu)、時序、訪問模式、工具限制等多個維度,系統(tǒng)梳理導(dǎo)致 DDR 帶寬跑不滿的常見原因及分析方法。
    的頭像 發(fā)表于 10-15 10:17 ?1099次閱讀

    ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時序違例解決方法以及硬件設(shè)計要點。
    的頭像 發(fā)表于 07-29 10:01 ?5475次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設(shè)計需要考慮的因素

    江智原創(chuàng)性老人八大關(guān)鍵時光點全覆蓋 康養(yǎng)生態(tài)軟件系統(tǒng)

    深圳市江智工業(yè)技術(shù)有限公司從2016年開始專注康養(yǎng)機器人10年來的努力,專注老人穿戴,飲食,居住,出行,作息,文旅,健康,內(nèi)心八大關(guān)鍵時光節(jié)點全覆蓋的全球原創(chuàng)性的康養(yǎng)軟件系統(tǒng)于2025年6月正式發(fā)布
    的頭像 發(fā)表于 06-29 20:54 ?1102次閱讀
    江智原創(chuàng)性老人<b class='flag-5'>八大</b>關(guān)鍵時光點全覆蓋 康養(yǎng)生態(tài)軟件系統(tǒng)

    FPGA時序約束之設(shè)置時鐘組

    Vivado中時序分析工具默認(rèn)會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時
    的頭像 發(fā)表于 04-23 09:50 ?1440次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時序</b>約束之設(shè)置時鐘組