【描述】

Alveo 數(shù)據(jù)中心加速卡在硬件中配置了兩個 QSFP 端口。

這些如何用于在 U200/U250 卡上啟用以太網(wǎng)子系統(tǒng) IP？

【解決方案】

QSFP 端口目前可以配置為在 Alveo 數(shù)據(jù)中心加速器卡中使用 — 通過 Vivado 電路板感知流程自定義流程。

如欲了解有關(guān)定制流程的更多詳情，請查看（Xilinx Answer 71754）

要讓端口在 Vivado 電路板感知流程中可用并可配置，必須下載一系列獨立的電路板文件并與 Vivado 2018.3 一起安裝。

這將啟用以下 IP 的端口：

• 10G / 25G Ethernet Subsystem IP
• 40G / 50G Ethernet Subsystem IP
• 100G Ethernet Subsystem IP

電路板文件在我們的 Git 電路板商店上提供： https://github.com/Xilinx/XilinxBoardStore/tree/2018.3，以支持以上 IP。

下面是下載文件后應(yīng)采取的步驟：

1) 安裝電路板：

克隆或下載壓縮文件并解壓縮。

參考 (UG895) 附錄 A 中平臺電路板流程原理部分并將電路板庫路徑設(shè)置為：

2) 通過 IP 集成器使用 IP：

創(chuàng)建一個新的方框圖，雙擊 QSFP 插接件并選擇所需的 IP。

例如，在結(jié)果選擇向?qū)е羞x擇 qsfp*_4x，并選擇 UltraScale+ 100G 以太網(wǎng)子系統(tǒng)。

運行模塊自動化并通過連接處理器／外設(shè)／外部存儲器完成系統(tǒng)，利用更深層次的電路板、模塊及連接自動化。

10G/25G、40G/50G 和 100G 以太網(wǎng)子系統(tǒng)所提供的配置支持包括 IP 和 GT 位置上的自動參數(shù)設(shè)置。

該流程只針對 10G/25G、40G/50G 及 100G 以太網(wǎng)子系統(tǒng) IP 核進行測試，因此在嘗試使用電路板感知流程時，其它 IP 可能會出問題。

此外，不支持的 IP 核配置可能也會導(dǎo)致警告或錯誤。