91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA開(kāi)發(fā):Vivado時(shí)序波形圖保存和讀取

454398 ? 來(lái)源:CSDN博主 ? 作者:逸璞丷昊 ? 2020-12-24 11:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如何存儲(chǔ)關(guān)鍵數(shù)據(jù)的方法,屬于規(guī)模測(cè)試驗(yàn)證的手段,但對(duì)于Verilog的調(diào)試過(guò)程還不夠直觀,因?yàn)闊o(wú)法確切地了解Verilog代碼仿真中各個(gè)關(guān)聯(lián)信號(hào)是如何作用的。Verilog的確可以像C/C++一樣啟動(dòng)調(diào)試模式,針對(duì)每行代碼進(jìn)行調(diào)試。但請(qǐng)注意,由于Verilog是并行執(zhí)行的,而仿真是采用delta時(shí)間逐步并行推進(jìn)的,采用代碼調(diào)試較為困難,所以常常需要存儲(chǔ)全部或部分仿真數(shù)據(jù),這就是波形文件。

在進(jìn)行FPGA開(kāi)發(fā)的過(guò)程中,稍微大一點(diǎn)的項(xiàng)目,進(jìn)行一次編譯綜合與布線(xiàn)是非常耗時(shí)的,所以在開(kāi)發(fā)的過(guò)程中一般采取先進(jìn)行功能仿真,功能仿真結(jié)果正確無(wú)誤以后再進(jìn)行綜合和布局布線(xiàn)。一般來(lái)說(shuō),先添加好時(shí)鐘約束,進(jìn)行綜合與布線(xiàn)時(shí)無(wú)嚴(yán)重警告,此時(shí)如果功能仿真(前仿)仍然正確,那么任務(wù)就基本完成了。但如果是一個(gè)比較完整的項(xiàng)目開(kāi)發(fā),應(yīng)該還需要進(jìn)行布線(xiàn)后的時(shí)延仿真(后仿)。這里,主要介紹如何將前仿和后仿的時(shí)序波形圖保存以及再次打開(kāi)上一次的仿真結(jié)果。

相關(guān)文件說(shuō)明
1. 波形數(shù)據(jù)庫(kù)文件(.WDB),其中包含所有的仿真數(shù)據(jù)。
2. 波形配置文件(.WCFG),其中包含于波形配置文件中的對(duì)象相關(guān)聯(lián)的順序和設(shè)置

在保存 .WCFG文件之前,對(duì)波形配置的修改(包括創(chuàng)建波形配置或添加HDL對(duì)象)不是永久性的,可以通過(guò) File -> Save Waveform Configuration As 將波形配置保存下來(lái)。波形數(shù)據(jù)庫(kù)文件(.WDB)包含了波形配置文件中所有信號(hào)的仿真數(shù)據(jù),單個(gè) .WDB可以對(duì)應(yīng)多個(gè) .WCFG文件, 可以通過(guò)打開(kāi) .WDB文件查看上一次保存下來(lái)的仿真波形。

具體的保存與讀取
保存
1. 將需要觀測(cè)的信號(hào)拉倒圖形窗口界面
2. 設(shè)置仿真時(shí)間
3. 保存 .WCFG 波形配置文件到指定路徑
4. 保存 .WDB 仿真波形。為了能將波形數(shù)據(jù)保存下來(lái),需要在測(cè)試代碼中加上如下代碼,放在最末端即可。為了下一次仿真不影響已保存的仿真波形,建議將 .WDB 文件拷貝并修改名字。
`define dump_level 10
//module dump_task;
initial begin#1; //延遲1ns記錄,方便與其他仿真動(dòng)作協(xié)調(diào)
`ifdef VCS_DUMP //Synopsys VCD+格式存儲(chǔ)
$display("Start Recording Waveform in VPD format!");
$vcdpluson();
$vcdplustraceon;
`endif

`ifdef FSDB_DUMP //Synopsys fsdb格式存儲(chǔ)
$display("Start Recording Waveform in FSDB format!");
$fsdbDumpfile("dump.fsdb");
$fsdbDumpvars('dump_level);
`endif

`ifdef NC_DUMP//cadence 格式存儲(chǔ)
$recordsetup("dump","version=1","run=1","directory=.");
$recordvars("depth=6");
`endif

`ifdef VCD_DUMP//工業(yè)標(biāo)準(zhǔn)VCD格式存儲(chǔ)
$display("Start Recording Waveform in VCD format!");
$dumpfile("dump.vcd");
$dumpvars('dump_level);
`endif
end

5. 運(yùn)行仿真(前后仿的 .WDB 會(huì)自動(dòng)保存到 .sim/sim_1/ 下的三個(gè)路徑之一,與仿真類(lèi)型有關(guān))。

讀取
1. 點(diǎn)擊Vivado的菜單欄中的 Flow -> Open Static simulation,然后選中之前保存的 .WDB 文件即可。

2. 點(diǎn)擊Vivado的菜單欄中的 File -> Open Waveform Configuration,選擇我們之前保存的 .WCFG文件即可恢復(fù)上一次的仿真結(jié)果

總結(jié)
時(shí)序仿真波形的保存與讀取在大工程的功能仿真、時(shí)序仿真、以及問(wèn)題分析中,可以為開(kāi)發(fā)者節(jié)約很多時(shí)間。當(dāng)一個(gè)項(xiàng)目比較復(fù)雜時(shí),跑一次仿真耗時(shí)會(huì)非常長(zhǎng),尤其是需要進(jìn)行后仿時(shí),耗時(shí)比綜合和布局布線(xiàn)更長(zhǎng),所以我們最好是將時(shí)序波形保存下來(lái)進(jìn)行分析,可以避免浪費(fèi)許多不必要的時(shí)間。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22428

    瀏覽量

    636903
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71174
  • 時(shí)序仿真
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    7596
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    Vivado時(shí)序約束中,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號(hào)的有效邊沿或邏輯極性。
    的頭像 發(fā)表于 02-09 13:49 ?241次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    通過(guò)vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    Vivado HLS是一款強(qiáng)大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語(yǔ)言(HDL),顯著提升FPGA開(kāi)發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?347次閱讀
    通過(guò)<b class='flag-5'>vivado</b> HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?367次閱讀

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    基于FPGA平臺(tái)的蜂鳥(niǎo)E203 JTAG debug出錯(cuò)問(wèn)題的解決思路

    時(shí),其波形是一個(gè)緩慢上升的波形,同時(shí)上升趨勢(shì)結(jié)束后,其電平和高電平低一些,如下圖1所示: 1JTAG DO波形圖 然后和DI輸出波形圖
    發(fā)表于 10-28 07:38

    E203內(nèi)核移植到FPGA開(kāi)發(fā)板時(shí)出現(xiàn)時(shí)序違例的解決方式

    在移植內(nèi)核時(shí),用VIVADO進(jìn)行綜合實(shí)現(xiàn)后會(huì)出現(xiàn)時(shí)序違例,如圖: 雖然可以上板正常進(jìn)行開(kāi)發(fā),但是還是想把這些違例解決下^_^ 檢查后,發(fā)現(xiàn)是 apb_adv_timer 這條路徑報(bào)的違例,解決方式
    發(fā)表于 10-27 07:32

    FPGA開(kāi)發(fā)vivado綜合、下載程序問(wèn)題匯總

    問(wèn)題 做vivado綜合時(shí),可能會(huì)出現(xiàn)識(shí)別不到FPGA開(kāi)發(fā)板的問(wèn)題。我們用的是DDR200T開(kāi)發(fā)板,在確定jtag接線(xiàn)無(wú)誤后,我們懷疑是驅(qū)動(dòng)程序的問(wèn)題。我們采用的方法是將驅(qū)動(dòng)程序卸了再
    發(fā)表于 10-24 07:12

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫(xiě)完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1398次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    使用C#實(shí)現(xiàn)西門(mén)子PLC數(shù)據(jù)定時(shí)讀取保存

    在平時(shí)開(kāi)發(fā)中,我們時(shí)常會(huì)遇到需要后臺(tái)靜默運(yùn)行的應(yīng)用場(chǎng)景,這些程序不需要用戶(hù)的直接操作或界面展示,而是專(zhuān)注于定時(shí)任務(wù)的執(zhí)行。比如說(shuō),我們需要定期從西門(mén)子PLC(可編程邏輯控制器)中讀取數(shù)據(jù)并進(jìn)行保存,以便后續(xù)分析使用。
    的頭像 發(fā)表于 08-07 16:17 ?2494次閱讀
    使用C#實(shí)現(xiàn)西門(mén)子PLC數(shù)據(jù)定時(shí)<b class='flag-5'>讀取保存</b>

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板(Evaluation Board)進(jìn)行 FPGA 開(kāi)發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇
    的頭像 發(fā)表于 07-15 10:19 ?1750次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中<b class='flag-5'>開(kāi)發(fā)</b>板的常見(jiàn)原因及解決方法

    求助,做一個(gè)波形圖顯示控件,要求調(diào)用excel表里面存的時(shí)間作為波形圖的x值。

    我在做畢設(shè)的時(shí)候,要讀取excel表格里面的數(shù)值,然后做到最后一步就是調(diào)用excel表里面的時(shí)間,把那個(gè)時(shí)間作為X軸的值。 現(xiàn)在就是能夠索引并讀取出來(lái)了,但是每次索引后,波形圖就不顯示上一個(gè)
    發(fā)表于 05-16 22:16

    適用于Versal的AMD Vivado 加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開(kāi)發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開(kāi)發(fā)人員的
    的頭像 發(fā)表于 05-07 15:15 ?1347次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快<b class='flag-5'>FPGA</b><b class='flag-5'>開(kāi)發(fā)</b>完成Versal自適應(yīng)SoC設(shè)計(jì)

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使
    的頭像 發(fā)表于 04-23 09:50 ?1391次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    各位大佬好 請(qǐng)問(wèn)如何能將DAQ采集程序內(nèi)部波形圖的數(shù)連續(xù)送給DAQ輸出程序?

    各位大佬好 請(qǐng)問(wèn)如何能將DAQ采集程序內(nèi)部波形圖的數(shù)連續(xù)送給DAQ輸出程序?直接連貌似因?yàn)樗淼滥J絾?wèn)題無(wú)法輸出,請(qǐng)問(wèn)此類(lèi)問(wèn)題如何解決
    發(fā)表于 04-02 10:38

    一文詳解Vivado時(shí)序約束

    Vivado時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4873次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束