在經(jīng)歷幾個月的籌備之后，芯華章很高興可以和大家分享，中國首個開源EDA技術(shù)社區(qū)——EDAGit.com 1.0版本正式上線了。

我們相信，中國集成電路要完善、崛起，就需要有更多人加入，一起貢獻(xiàn)想法和力量，群策群力，多元碰撞。

我們團(tuán)隊的初衷是希望在融入全新技術(shù)底層架構(gòu)，打造面向未來新一代EDA產(chǎn)品的同時，也可以用我們在行業(yè)內(nèi)20年的研發(fā)經(jīng)驗和技術(shù)積累，基于經(jīng)典驗證技術(shù)做開源EDA強(qiáng)化、創(chuàng)新，讓更多有技術(shù)理想的IC驗證工程師可以應(yīng)用于項目研發(fā)，讓更多EDA有志之士可以和我們共同探索、突破。

EpicSim，全球速度最快的開源數(shù)字仿真器

數(shù)字仿真器，是功能驗證最不可或缺的一環(huán)。仿真器的性能，語義支持能力，編譯流程控制以及調(diào)試能力，都對功能驗證起著至關(guān)重要的作用。市場主流的仿真工具有VCS， IES， Questa 等商業(yè)軟件，而iVerilog則是目前開源仿真器的代表，由于iVerilog只能支持有限的語法，且性能有待突破，目前主要用于科研項目和高校教學(xué)等領(lǐng)域，未曾在商用領(lǐng)域得到打磨的機(jī)會，沒有實際項目的應(yīng)用反饋，大大局限了該仿真器的功能改進(jìn)和性能提升。

基于我們對時序電路特性的了解與研究，我們對iVerilog進(jìn)行了針對性的優(yōu)化，使其在RTL 設(shè)計上可以有2倍以上的性能提升，并且充實了Verilog語言的支持，大幅提高了iVerilog對場景的適應(yīng)性。我們對iVerilog進(jìn)行優(yōu)化和改造的同時，對其仿真精度上的實現(xiàn)方式進(jìn)行了修復(fù)和校準(zhǔn)，使其結(jié)果與現(xiàn)有商用軟件保持一致。

“遇到bug沒有人支持”是阻礙開源軟件推動產(chǎn)業(yè)加速突破最根本的問題之一。EpicSim從應(yīng)用性和實用性上，會是一款真正能用于項目開發(fā)的開源EDA產(chǎn)品，我們團(tuán)隊會定期針對產(chǎn)品使用時遇到的技術(shù)問題在社區(qū)內(nèi)提供技術(shù)支持，與大家交流促進(jìn)。

我們的初衷是希望有更多的項目使用這款產(chǎn)品進(jìn)行數(shù)字集成電路的驗證工作，分享有價值的意見和建議，幫助推動仿真引擎、約束條件解析引擎等關(guān)鍵部件的優(yōu)化，集眾人之力對更廣泛的語法語義提供支持，直接或間接地共同為應(yīng)對未來SoC的驗證挑戰(zhàn)打下堅實的基礎(chǔ)，加快EDA創(chuàng)新并降低其使用門檻，進(jìn)而提高芯片設(shè)計的驗證效率。

EDAGit，國內(nèi)第一個以芯片驗證為核心的技術(shù)社區(qū)

章魚是海洋里的靈長類動物，它有一個聰明的大腦，學(xué)習(xí)能力強(qiáng)，進(jìn)化程度高。這與如今的EDA開發(fā)者和芯片開發(fā)者所需要的核心能力非常相似：超強(qiáng)感知，需要持續(xù)學(xué)習(xí)，方能實現(xiàn)技術(shù)突破。

EDAGit.com聚集了國內(nèi)外最具經(jīng)驗的資深驗證專家，專注在驗證領(lǐng)域的技術(shù)難點，我們以關(guān)鍵驗證工具為突破點，提供一個屬于EDA開發(fā)者和驗證工程師獨有的技術(shù)交流社區(qū)，一起尋找國產(chǎn)EDA的突圍之路。

在這里，不論你是潛心研究學(xué)術(shù)的優(yōu)等生，還是從業(yè)多年的江湖高手，都可以在EDAGit分享你的觀點，方案和經(jīng)驗，也可以獲得技術(shù)問題的專業(yè)支持?；ハ鄬W(xué)習(xí)、交流技術(shù)，一起推動EDA技術(shù)與芯片技術(shù)的突破。

記錄你在技術(shù)領(lǐng)域的點滴成長，解答你在技術(shù)道路上的各種疑問，讓你的創(chuàng)意得到實現(xiàn)，都是激勵我們向前的動力所在。

誠摯邀請你訪問EDAGit.com社區(qū)

一起踏上實現(xiàn)技術(shù)理想的征途，翻開行業(yè)的“芯”篇章！
責(zé)編AJX