5.1電源優(yōu)化

PCB 供電系統(tǒng)通常包括地面系統(tǒng)和一個或多個電源，電源和地面網(wǎng)絡通常是電路中最大分布式網(wǎng)絡， 但也為微控制器電源噪聲提供了一個合適的天線，因此，必然要精心設計電源電路，第一步要完成優(yōu)化電源設計，如上文所述分析任何器件的電源和地引腳失真的潛在性。PCB 的設計應該總是先從供電系統(tǒng)布線開始。

5.1.1地平面系統(tǒng)

(1)系統(tǒng)地

該地面系統(tǒng)有兩大功能: 一方面是作為電源供電系統(tǒng)；另一方面，它為所有信號提供了參考。根據(jù)歐姆定律，地面系統(tǒng)的任何電流通過地面阻抗引起電壓都按比例下降，由于是共用的地阻抗(比較第24頁組(1) "共同阻抗耦合")，此電壓將覆蓋所有和地相關的信號。

為優(yōu)化地面，在系統(tǒng)地上應該使其具有盡可能低的阻抗和較小的噪聲電流

(2)地面

在多層PCB設計過程中，第一要求是能實現(xiàn)用一個完整的層作為地面層。地面層必須不接受任何信號走線或其他長于10mm的空白。地面上的任何空隙都增加其阻抗，這里介紹一下所謂的縫隙 天線，無用縫隙如圖例5-1所示。

圖 5-1: 縫隙天線

(3)本地器件地

地面系統(tǒng)的第二個作用可以為如下的裝置提供額外的本地地，這個本地器件地應通過低阻抗連接到如圖中所示的系統(tǒng)地，通過這一結構本地高頻電流將遠離地面系統(tǒng)，從而避免在系統(tǒng)地上引起相關的電壓下降。如圖 5-2 所示，4條路線連接到系統(tǒng)地上，是在低阻抗(只有一個連接阻抗的 1/4th)和最小的地間并聯(lián)之間的折中方案。

圖 5-2: 本地器件地

(4)鋪地

通常不是每層上的每一個地方都用于布線，這些剩余的地方應充滿銅，然后連接到地面。僅僅是某些地方的填充地連接到地是不夠的，填充地應至少每 10毫米一格連接到地面， 這一舉措進一步降低了接地阻抗，同時又降低了各層之間的串擾。

(5)PCB邊緣的防護環(huán)

多層板的主要優(yōu)勢是具有一個能夠為每個信號或電源提供地面返回路徑。如圖 5-3中的信號返回的PCB的場線，只有一個具有"無限" 地面的系統(tǒng)是可用的，靠近PCB 的邊緣的導線都沒有這種"無限"地面，因此可能比其他信號輻射的更多，因此關鍵的信號(例如時鐘線)或電源線(內核電源)不應在 PCB 邊緣走線，如果這是不可以避免的， 在PCB的邊緣應附帶著防護圈。

圖 5-3: 地平面上信號的的場線

防護圈目的是高頻能量會被輻射到PCB邊緣，它被發(fā)射返回到板上的部分將被吸收，因此，在邊界上的所有層( 包括電源層)的地線應如圖 5-4 所示那樣應用。由于這些走線應該具有和地面同樣的(高頻)的電勢，他們必須至少每 10mm一格（過孔）連接到地面上。

圖 5-4: 4層PCB的防護圈

5.1.2電源布局和退耦

低阻抗地面的可靠性確定之后，PCB設計的下一步是電源布線。

(1)電源面與電源走線

在多層PCB設計過程中，一個方法是完整的面作為電源面，另一個設計方法包括電源走線或者結合兩種技術。下面介紹一下兩種技術的優(yōu)缺點。

電源平面的優(yōu)點

?實現(xiàn)容易、時間短

?低電感電源

?與地面之間形成一個大電容

電源平面的缺點

?每個供電系統(tǒng)都需要一個平面

?如果不同供電面之間沒有用地面隔離，則會增加它們之間的串擾

?一個低阻抗的躁聲源會影響整個供電系統(tǒng)

?誘導PCB設計者很少考慮電源設計

布電源線的優(yōu)點布

?在同一層上，可以放置多個供電系統(tǒng)， 因此可以減少電源面之間的串擾

?可以減少每個供電系統(tǒng)內部的串擾

電源線的缺點

?需要仔細地考慮電源布線

?為了保證電源的穩(wěn)定，較高的供電阻抗需要一個額外的電容

?在高電流時，具有較大直流阻抗

顯然，最優(yōu)方案是把兩者優(yōu)點相結合，因此應該采用本地電源面并且通過導線連接到供電系統(tǒng)上，不同的供電系統(tǒng)應設在同一層或通過地面分離以減少這些供電系統(tǒng)之間的串擾，雖然本地電源面易于操作， 但當連接電源引腳和腿耦電容到平面上時，應該特別謹慎。

(a)退耦電容的連接

微控制器最關鍵的引腳去耦(請參照第 3章) 往往是在PCB 設計過程中最苛刻的一部分，即使是在一個多層設計中，每毫米導線都要仔細考慮。

(b)擬定等效電路

當考慮到最佳位置，方向和電容的連接時，紙和鉛筆仍然是有益的工具，畫一個草圖可能會非常有用。每一條線應擬阻抗畫出，即使實際意義并不大。圖 5-5清楚地暗示：2個紅線標識的阻抗應盡量低，而其它 2個可以不作重點考慮。

圖 5-5:退耦等效電路

器件供電

圖 5-6展示了PCB的布局，連接到本地地面的線應盡可能短，電源線從本地器件通過電容焊盤再經(jīng)過一個VIA (通孔連接)連接到內部電源面。

例如，把過孔放在該紅色導線中心，會添加幾個nH電感到電容阻抗，從而將大大地降低濾波效率。此外，其他引腳和/或裝置的電源線必須不能從紅色導線引出，因為它會引起很大的躁聲。

圖 5-6: PCB退耦布局

(2)過孔有相當大的阻抗

任何導線和過孔都有一個相當大的阻抗，因此關鍵電路的過孔如去耦電路必須是獨立的，圖 5-7

左邊 2個圖說明了一個共同原因，相關聯(lián)電路之間共用一個過孔會引起串擾，最右邊圖展示的是正確接線。

圖 5-7: 共用過孔的電路之間的串擾

(3)濾波器

如果按照上述設計技術，那么大多數(shù)應用都能夠完成EMC要求，不過，有關鍵EMC要求的或復雜的設計，可能需要再加濾波元件，根據(jù)一般 EE 經(jīng)驗，應該利用一個多級的電源濾波器。

(a)多級電源濾波器

最關鍵的電源應利用多級濾波以實現(xiàn)最大可能的噪聲抑制。下圖是濾波電路的例子，如前所述每一條線的阻抗都應已予考慮，尤其是垂直元件的連接(例如所有電容) 是至關重要的，例如T型過濾器提供一個完美的電源線與電容的連接并且沒有增加額外的阻抗。只有PCB設計提供了一個到地面的相對較低阻抗， 全面躁聲抑制才能實現(xiàn)。

圖 5-8: 多級電源濾波r

濾波電容T型濾波器去耦電容高頻電器件容

高頻電容：應該使用電感最小可行方案( 0603或更小)。應該使用陶瓷材料的NPO或者至少用X7R，電容值不得不在EMC測試時估測，在選擇包裝時應最大限度地選擇現(xiàn)有容量的電容，到器件的連線應該如第5.1.2節(jié)（第33頁“電源布線和去耦”）描述的那樣。

去耦電容：這個電容提供器件中頻電流，因為它使脈沖電流形成直流電流，其主要任務是保持供電符合直流規(guī)格(例如1.5V+-5%)，一個或多個去耦電容( 47 nF to 100 nF， X7R， 0603 )應連接到本地VDD平面上。所需電容的計算方法應根據(jù)以下公式，可能需要并行幾個電容以降低有ESR和 ESL引起的紋波。

I = 供電系統(tǒng)的最大平均電流

T = 運行的時鐘周期

U = 可接受的電壓紋波，卻省是1%

例如:

對于 3.3V供電系統(tǒng)可接受的電壓紋波為U = 33 mV。8MHz 的石英晶振和 5倍頻PLL，工作頻率為 40MHz 或T = 25 ns，如果供電系統(tǒng)的平均器件電流是 I=100 mA，去耦電容必須至少為 76 nF。

如此計算去耦電容值可能由于所有高頻電容累計值而減少，因為這些都是用于并行中的中頻段的，連接到地平面和連接到本地地平面至少需要有 2個過孔，如果在生產條件允許的情況下，孔應放置在焊盤的內部， 否則應該使用最短導線長(最大 1mm)。

T型濾波器：鐵氧體T型濾波器(例如Murata NFM60R30T222 ) 用于隔離本地電源面和系統(tǒng)電源面。它保持天線結構，為使器件電流噪聲減小及使高頻能量變熱。

接地是最關鍵的，并應至少有 2 個過孔，如果生產條件允許，孔應放置在濾波器的焊盤內部，否則盡可能的縮短導線長度(最多 1mm)用于接地。

圖 5-9: T型濾波器對本地電源的隔離

濾波電容：這個濾波電容(47 nF to 100 nF，X7R，0603)用鐵氧體濾波器的一半構成另一個LRC濾波器。

(b)備用橋接元件

當電源電壓失真時，最佳的濾波措施是根據(jù)評估結果刪減可能并不需要的部分，并行元件較易刪減， 但串行元件需要根據(jù)情況選擇橋接元件， 如例圖 5-10所示，如果實驗證明了串行元件的必要性，所有部分其他元件都將移走，以至為新元件提供空間，另一方面， 不要提供太多的額外元件，因為這些可能造成空間的限制，影響其他部分的電路。

圖 5-10: 備用橋接元件

原文標題：微控制器 EMC之電源優(yōu)化

文章出處：【微信公眾號：汽車電子硬件設計】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq