91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA都經歷哪三個大時代?

我快閉嘴 ? 來源:賢集網 ? 作者:賢集網 ? 2020-10-09 14:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半導體市場上,現場可編程門陣列一直是另一類動物。盡管FPGA只是從可以模擬其他硬件并因此運行軟件的一系列邏輯門演變而來,但FPGA遵循了自己的發(fā)展路徑,同時利用了為通用CPU和定制ASIC開發(fā)的其他技術。

我們將在1月22日在圣何塞玻璃屋的The Next FPGA Platform活動中與Achronix產品計劃和業(yè)務開發(fā)副總裁Manoj Roge聊天時,這將是對話的主題之一。(您可以注冊在這個環(huán)節(jié)的事件,我們希望看到你在那里。)Achronix公司,成立于2004年,是一個相對較新的FPGA市場正在開始獲得針對其更大的競爭對手一定的牽引力。

對于主要的FPGA制造商的產品和策略,Roge并不陌生。從1990年代中期到2000年代中期,Roge曾擔任賽普拉斯半導體公司的產品線經理,負責許多不同的產品線和不同的管理角色。2005年,Roge擔任Altera產品計劃高級經理,將公司的65納米和40納米產品推向市場。(這是在Achronix成立之后。)五年后,Roge成為Xilinx的產品規(guī)劃總監(jiān),推動了該公司的路線圖和生態(tài)系統;四年后,他擔任了數據中心通信產品線的規(guī)劃和營銷工作總監(jiān)。 2017年夏天,Roge接任了Achronix的當前工作,為另一家FPGA制造商制定了戰(zhàn)略和路線圖。

這種經歷給他帶來了獨特的見解,Roge告訴The Next Platform: “有這么多激動之所以有幾個原因?!?“首要原因是數據中心中的所有關鍵工作負載都在快速變化,而諸如機器學習之類的新工作負載已經成熟。每個人都在尋找降低功耗和提高成本效率的數量級。您只是無法通過部署越來越多的CPU來擴展數據中心,并且,我認為,目前行業(yè)中普遍同意您需要使用異構加速器。FPGA是一種選擇,部署FPGA以便將來驗證數據中心有很多好處?!?/span>

這種可延展性–我們已經聽到很多人將FPGA稱為“動態(tài)ASIC”,而我們稱其為“動態(tài)虛擬ASIC”,因為它們通常代表帶有可編程虛擬指令集的虛擬CPU。當然是FPGA的關鍵特性之一。每當您的工作負載快速變化(但不是很快)并且需要低延遲和并行計算時,就必須考慮使用FPGA。

Roge看待它的方式,已經經歷了三個FPGA時代,而我們仍處于第三個時代,直到幾年前才問世。

Roge解釋說:“ FPGA 1.0階段涉及膠合邏輯,從1980年代一直持續(xù)到1990年代中期?!?“這個時代包括低端CPLD和PLD設備,客戶將其用于某種膠合邏輯,某種可編程的I / O,并大致代表了一個10億至20億美元的可尋址市場。從1990年代中期到2017年左右是FPGA 2.0時代,我們稱之為連通性浪潮,當時使用FPGA來實現用于網絡或存儲器的接口。以太網DDR存儲器種類繁多,隨著FPGA密度和性能的提高,它們被用于某些復雜的功能,而不僅僅是膠粘邏輯。這將TAM擴大到大約50億美元?!?/p>

根據您的估算方式,主要的FPGA供應商– Xilinx,Altera / Intel,Lattice Semiconductor和Achronix –的銷售額約為65億美元,他們當然會追求更大的TAM。到底是多少爭論的話題,這是我們舉辦一場以FPGA為中心的活動的原因之一。

“從2017年左右開始,我們進入了FPGA 3.0時代,這全都涉及數據加速?,F在,FPGA不僅用于某種膠合邏輯或原型設計,而且正獨立地成為計算引擎,它們也被大量部署在Microsoft Azure和Amazon Web Services的數據中心內部?!?Roge說,FPGA的TAM保守地估計在100億美元左右,可能是其兩倍或三倍。

現在的問題是如何將TAM變成現實。這需要硬件和軟件工程。

“無論您是構建HPC集群之類的系統還是用于超大規(guī)模數據中心的分析,所有這些都歸結為以下三個要素:高效的計算,內存層次結構和帶寬以及有效的數據傳輸。我們已經仔細研究了如何優(yōu)化這些內容。我們正在使用臺積電的7納米工藝,因此我們將從中受益,并與Xilinx保持公平競爭。英特爾目前的Agilex FPGA大約為10納米,大致相同。但是我們的差異在于體系結構和我們選擇的一些功能。我們決定專注于一些工作負載,并且我們想盡最大的努力來提供每瓦每美元的性能。我們確實仔細考慮了其中的一些方面,使架構師更容易與Xilinx或Intel接洽。我們不關心直接的功能比較-邏輯元素,DSP模塊,存儲模塊等。Teraops是一個營銷編號,它的確沒有任何意義。重要的是如何加速整個應用程序。而且,由于您擁有合適的內存帶寬和高效的機器學習計算能力,例如,我們可以為圖像識別提供良好的端到端應用程序性能?!?/p>

我們可以說,內存帶寬,I / O帶寬和teraops(或teraflops)是任何設備的賭注,而您對它們的處理方式(在硬件和軟件的獨特組合中)才是最重要的。換句話說,我們認為FPGA將在數據中心找到一個持久但不斷變化的家。
責任編輯:tzh

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22416

    瀏覽量

    636608
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11281

    瀏覽量

    225119
  • 機器學習
    +關注

    關注

    66

    文章

    8554

    瀏覽量

    136991
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    從零開始做嵌入式數字時鐘,我踩過的三個大

    作為一名剛完成嵌入式數字時鐘項目的開發(fā),回顧這段經歷,真是一邊踩坑一邊成長。這個項目看似簡單——不就是顯示時間嗎?實際動手才發(fā)現,從“能跑”到“準時報時”,中間隔著好幾個不眠之夜。今天就把我真實踩過的坑、悟到的經驗分享出來,希望能給正在做類似項目的你一點參考。
    的頭像 發(fā)表于 03-06 10:49 ?118次閱讀
    從零開始做嵌入式數字時鐘,我踩過的<b class='flag-5'>三個大</b>坑

    防漆是指

    的常用材料,不少人都會好奇:防漆是指防,它又憑借什么成為電子設備的防護選擇?防漆是指
    的頭像 發(fā)表于 02-28 15:19 ?95次閱讀
    <b class='flag-5'>三</b>防漆是指<b class='flag-5'>哪</b><b class='flag-5'>三</b>防

    駿馬奔騰,芯向未來:SiC功率器件的“三個必然”與丙午馬年的產業(yè)躍遷

    駿馬奔騰,芯向未來:SiC功率器件的“三個必然”與丙午馬年的產業(yè)躍遷 日期: 2026年 丙午馬年 除夕 主題: 傾佳電子楊茜“三個必然”戰(zhàn)略論斷與基本半導體碳化硅技術的產業(yè)替代邏輯 關鍵詞
    的頭像 發(fā)表于 02-15 10:33 ?57次閱讀
    駿馬奔騰,芯向未來:SiC功率器件的“<b class='flag-5'>三個</b>必然”與丙午馬年的產業(yè)躍遷

    altium designer 如何畫短路兩或者三個網絡的封裝?

    如何我畫了一天線,有3引腳,TX1,TX2,GND, 但實際上這三個引腳是連在一起的。我導入pcb后,會報DRC警告,這個該怎么解決?
    發(fā)表于 02-12 19:30

    三個經典開關電源實際問題解析

    下面三個關于多路輸出電源連續(xù)工作模式的問題,測試一下您的電源設計知識。然后核對您的答案。
    的頭像 發(fā)表于 01-22 16:08 ?2010次閱讀
    <b class='flag-5'>三個</b>經典開關電源實際問題解析

    MDD從工程故障看極管三個極的設計誤區(qū)與失效案例

    一、為什么極管問題總是“看起來很隨機”?在FAE現場支持中,經常遇到如下問題:-同一電路,有的板子正常,有的異常-高溫下工作不穩(wěn)定-更換批次后性能漂移這些問題,90%都與三個極的設計與使用方式有關
    的頭像 發(fā)表于 01-19 11:48 ?222次閱讀
    MDD從工程故障看<b class='flag-5'>三</b>極管<b class='flag-5'>三個</b>極的設計誤區(qū)與失效案例

    三個必然”戰(zhàn)略論斷下的SiC碳化硅功率半導體產業(yè)演進與自主可控之路

    三個必然”戰(zhàn)略論斷下的SiC碳化硅功率半導體產業(yè)演進與自主可控之路 在全球能源結構轉型與“雙碳”目標的宏觀背景下,功率半導體作為電力電子系統的“心臟”,正經歷著從硅(Si)基材料向寬禁帶(WBG
    的頭像 發(fā)表于 01-08 21:35 ?230次閱讀

    關于數據中心選址問題的三個發(fā)展階段?

    從地理位置的選址上來看,近二十年數據中心的選址經過了三個階段。 第一階段,選址在市中心。早些年還沒有數據中心這一名詞,當時各大單位承擔數據中心這一職能的一般叫計算中心或信息中心,機房的規(guī)模不大,幾乎
    的頭像 發(fā)表于 12-25 10:33 ?78次閱讀

    線路板防漆防是防?

    “線路板防漆”中的“防”是一行業(yè)通用術語,其最核心、最公認的防護功能是指:防潮、防腐蝕、防塵。線路版防漆防的首要功能是防潮:線路板
    的頭像 發(fā)表于 11-07 15:59 ?655次閱讀
    線路板<b class='flag-5'>三</b>防漆<b class='flag-5'>三</b>防是<b class='flag-5'>哪</b><b class='flag-5'>三</b>防?

    未來工業(yè)AI發(fā)展的三個必然階段

    與優(yōu)化 能力的深層革命。 未來十年,工業(yè)AI的發(fā)展將經歷三個清晰的階段:? 智能輔助 → 智能決策 → 自主優(yōu)化 。這次進化,構成了工業(yè)從“人控機器”到“機器共智”的核心路徑。 一、第一階段:智能輔助(AI for Assis
    的頭像 發(fā)表于 10-27 15:47 ?464次閱讀
    未來工業(yè)AI發(fā)展的<b class='flag-5'>三個</b>必然階段

    DIY 流體模擬吊墜(二):第二、第三個、更多的吊墜......

    “ ?上文?DIY 流體模擬吊墜(一):理論與第一吊墜的制作?介紹了流體模擬的理論并打造了第一吊墜,現在繼續(xù)制造第二、三個吊墜......? ” 第二吊墜的制作 在組裝那個承諾要
    的頭像 發(fā)表于 09-17 23:17 ?2248次閱讀
    DIY 流體模擬吊墜(二):第二<b class='flag-5'>個</b>、第<b class='flag-5'>三個</b>、更多的吊墜......

    請問K230D的三個相機能同步采樣嗎?

    如題 K230D的三個相機能同步采樣嗎?
    發(fā)表于 08-04 06:32

    達實智能分享AI時代的二次創(chuàng)業(yè)經歷

    近日,深圳市企業(yè)家培育工程“星耀鵬城”開班儀式在達實智能大廈舉辦,達實智能董事長劉磅受邀分享了AI時代的二次創(chuàng)業(yè)經歷。
    的頭像 發(fā)表于 07-10 09:13 ?871次閱讀

    怎么結合嵌入式,Linux,和FPGA三個方向達到一均衡發(fā)展?

    在嵌入式領域,不少人懷揣著讓嵌入式、Linux 和 FPGA 三個方向實現均衡發(fā)展的夢想,然而實踐中卻面臨諸多挑戰(zhàn)。就像備受矚目的全棧工程師稚暉君,他從大學玩單片機起步,憑借將智能算法融入嵌入式而
    的頭像 發(fā)表于 06-25 10:08 ?880次閱讀
    怎么結合嵌入式,Linux,和<b class='flag-5'>FPGA</b><b class='flag-5'>三個</b>方向達到一<b class='flag-5'>個</b>均衡發(fā)展?

    半導體制造過程中的三個主要階段

    前段工藝(Front-End)、中段工藝(Middle-End)和后段工藝(Back-End)是半導體制造過程中的三個主要階段,它們在制造過程中扮演著不同的角色。
    的頭像 發(fā)表于 03-28 09:47 ?7440次閱讀
    半導體制造過程中的<b class='flag-5'>三個</b>主要階段