1.十大絕招，教你搞懂令人“頭禿”的高頻電路布線問(wèn)題
簡(jiǎn)介：如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò) 45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量(比如說(shuō) 1/3)，通常就稱(chēng)為高頻電路。高頻電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過(guò)程，其布線對(duì)整個(gè)設(shè)計(jì)至關(guān)重要。

2.單片機(jī)必學(xué)：GPIO電路與上拉電阻
簡(jiǎn)介：GPIO 口的定義：GPIO 口，通用輸入輸出，這個(gè)大家都知道，但是輸入，輸出的電路是什么樣的，其實(shí)并不用太關(guān)心，只需配置寄存器即可，但是還是要摸一摸，為了方便理解，引入了單片機(jī)的 IO 口原理圖來(lái)說(shuō)明(道理是一樣的)。

3.開(kāi)源資料CC3D四軸飛行器（原理圖+文檔）
簡(jiǎn)介：CC3D開(kāi)源飛控入門(mén)玩家，遇到過(guò)不少磕磕碰碰。所以寫(xiě)此文以記之，一是梳理一下遇到的問(wèn)題及對(duì)策，二是希望幫到一些入門(mén)玩家。OpenPilot是CC3D的官網(wǎng)，只能訪問(wèn)主頁(yè)，wiki不能訪問(wèn)，所以要了解飛行器的原理，必須另尋它路。

4.【HarmonyOS HiSpark Wi-Fi IoT 套件試用連載】基于HiSpark Wi-Fi IoT套件_2-環(huán)境搭建
簡(jiǎn)介：看論壇與群里面大家使用虛擬機(jī)普遍是用的vmware，而我習(xí)慣用Oracle 的virtualbox，有兩個(gè)原因，一個(gè)是體量小，安裝方便，另外一個(gè)主要原因是免費(fèi)軟件，不需要像vmware需要和諧。當(dāng)然論壇有大俠依托vmware安裝了ubuntu 20.4并且將編譯環(huán)境配置好了，這樣可以用vmware player即可，但本著學(xué)習(xí)的態(tài)度，凡事走一遍，熟悉了對(duì)后續(xù)開(kāi)發(fā)有好處，所以自己搭建了一遍開(kāi)發(fā)環(huán)境，中間踩了不少坑，此報(bào)告主要描述一下使用virtualbox安裝ubuntu 20.4 以及一些關(guān)鍵配置。

5.【HarmonyOS HiSpark AI Camera試用連載 】AI Camera 鴻蒙程序編寫(xiě)編譯及燒錄Linux完全版
簡(jiǎn)介： 拿到鴻蒙開(kāi)發(fā)板 AI Camera 已經(jīng)一個(gè)星期了，期間查找了眾多的資料教程來(lái)學(xué)習(xí)，無(wú)奈各位老師們的講解起點(diǎn)很高，各自的環(huán)境又不盡相同，經(jīng)驗(yàn)碎片化很?chē)?yán)重；各種工具和設(shè)置之間的切換也容易讓人摸不著頭腦，非常不利于我們這種剛剛接觸鴻蒙的小小白們?nèi)腴T(mén)。鑒于此我把目前的一點(diǎn)點(diǎn)操作流程初步總結(jié)一下，希望當(dāng)作自己的記錄也能為別人提供一些幫助。

6.機(jī)器寵物解決方案開(kāi)源資料（原理圖+源碼+視頻演示）
簡(jiǎn)介：手掌大小的機(jī)器人，它有四只腳而不是輪子。腿式運(yùn)動(dòng)賦予其在非結(jié)構(gòu)化地形上導(dǎo)航的更多自由，并在運(yùn)動(dòng)時(shí)表達(dá)生活的歡樂(lè)。這種動(dòng)態(tài)的可操作性以前只能在最好的實(shí)驗(yàn)室或大亨公司的一些豪華機(jī)器人上看到。于是提出了一個(gè)基層解決方案，以簡(jiǎn)化系統(tǒng)，使其價(jià)格可承受且可大量生產(chǎn)。Bittle是學(xué)習(xí)，教學(xué)，研究或給人留下深刻印象的禮物的理想工具 。

7.直流電機(jī)驅(qū)動(dòng)模塊原理圖資料
簡(jiǎn)介：L6201是一種應(yīng)用多源BCD(Bipolar,CMOS,DMOS)技術(shù)來(lái)控制電機(jī)的全控橋驅(qū)動(dòng)器芯片，這種芯片能將獨(dú)立的DMOS場(chǎng)效應(yīng)晶體管和CMOS以及二極管集成在一塊芯片上。由于使用模塊化擴(kuò)展技術(shù)，L6201可以實(shí)現(xiàn)邏輯電路及功率級(jí)的優(yōu)化。

8.談?wù)凢PGA的圖像均衡處理方案
簡(jiǎn)介：FPGA部分的設(shè)計(jì)實(shí)現(xiàn)注意點(diǎn)：在進(jìn)行FPGA設(shè)計(jì)的時(shí)候，我們需要主要以下幾個(gè)方面：第一：關(guān)于圖片大小的統(tǒng)一，這里，我們主要對(duì)你的直方圖均衡算法進(jìn)行FPGA的硬件的實(shí)現(xiàn)，這里，我們將圖像的大小統(tǒng)一為100*100，這樣的話，方便后期的同一處理，因?yàn)樵贔PGA內(nèi)部進(jìn)行處理的時(shí)候，由于硬件的實(shí)現(xiàn)不像matlab那么的靈活，所以需要對(duì)各個(gè)參數(shù)進(jìn)行固定寫(xiě)死。這里設(shè)置100*100比較合適。