本應(yīng)用筆記討論了測試每個(gè)設(shè)計(jì)（特別是嵌入式系統(tǒng)）質(zhì)量的最常見事物。它包括常見的錯(cuò)誤源以及其他會影響或降低信號質(zhì)量的因素。還介紹了實(shí)現(xiàn)良好數(shù)據(jù)測量應(yīng)遵循的技術(shù)和程序。更重要的是，它可作為用戶使用RIGOL的高效混合信號示波器集合應(yīng)對嵌入式設(shè)計(jì)挑戰(zhàn)的一種指南。

嵌入式設(shè)計(jì)，尤其是利用低速串行信號的設(shè)計(jì)工作，是數(shù)字電子設(shè)計(jì)發(fā)展最快的領(lǐng)域之一。大量消費(fèi)和工業(yè)電子產(chǎn)品中的模塊，FPGA和處理器之間進(jìn)行通信的需求正以驚人的速度增長。定制的通信協(xié)議和總線的使用對于設(shè)計(jì)效率和上市時(shí)間至關(guān)重要，但是存在有時(shí)難以分析和調(diào)試的風(fēng)險(xiǎn)。在嵌入式應(yīng)用程序中使用低速串行數(shù)據(jù)時(shí)，最常見的問題來源和類型包括時(shí)序，噪聲，信號質(zhì)量和數(shù)據(jù)。我們將推薦現(xiàn)代示波器中可用的調(diào)試技巧和功能，這些功能將使調(diào)試這些復(fù)雜的系統(tǒng)變得更快，更容易。

錯(cuò)誤時(shí)間類型

時(shí)序?qū)τ谌魏未袛?shù)據(jù)系統(tǒng)都是至關(guān)重要的，但是要找到與組件，傳輸長度，處理時(shí)間和其他變量相關(guān)的系統(tǒng)時(shí)序限制可能會很困難。讓我們從一個(gè)簡單的16位DAC電路開始。首先，請確保您了解所使用協(xié)議的數(shù)據(jù)和時(shí)序規(guī)范。它是否在時(shí)鐘沿對數(shù)據(jù)采樣？當(dāng)我們?nèi)匀黄谕玫臄?shù)據(jù)時(shí)，時(shí)鐘和數(shù)據(jù)能相差多遠(yuǎn)？換句話說：我們是否定義了時(shí)鐘同步錯(cuò)誤預(yù)算？一旦了解了這些時(shí)序要求，便可以通過實(shí)驗(yàn)驗(yàn)證Tx和Rx硬件子系統(tǒng)?，F(xiàn)在我們可以分析系統(tǒng)級時(shí)序延遲和轉(zhuǎn)換的整體精度，因?yàn)槲覀兛梢砸詴r(shí)間相關(guān)的方式直接測量邏輯和模擬通道。

上面顯示的是一個(gè)簡單的示例，該示例測量通道2（藍(lán)色）上的某個(gè)位，該位驅(qū)動(dòng)DAC輸出，從而在通道1（黃色）上產(chǎn)生正弦波。利用并行總線解碼（圖1），我們可以快速了解這條單線的過渡情況。但這并不能為我們提供所需的全部信息，因?yàn)镈AC正在利用許多數(shù)據(jù)線來設(shè)置其輸出電平。

獲取更完整的數(shù)據(jù)需要使用不同的方法。讓我們將所有DAC線（圖2）移到MSO的數(shù)字輸入上。現(xiàn)在我們可以看到數(shù)字線路如何與DAC輸出真正協(xié)調(diào)。

為了進(jìn)一步研究，我們可以簡化解碼以顯示十六進(jìn)制值（圖3）并放大，以便我們可以查看解碼后的數(shù)據(jù)。另外，如果我們想以圖形方式查看總線中的更改，我們可以在Logic Analyzer總線菜單中使用一個(gè)稱為plot的函數(shù)（圖4）。

這樣可以圖形化地顯示位模式，以便于進(jìn)行直觀的分析。這是與DAC和A2D一起使用的完美選擇，因?yàn)槿绻幋a或解碼方案出現(xiàn)問題，您可以立即獲得反饋。

噪聲

正確的串行數(shù)據(jù)測量中最常見的問題之一是系統(tǒng)噪聲的處理。這些測量中的噪聲可能來自多種來源，包括接地不良，帶寬問題，串?dāng)_，電磁干擾（EMI）問題。有時(shí)問題出在設(shè)備上，但是改進(jìn)的探測和測量技術(shù)也可以顯著改善結(jié)果，而無需更換被測設(shè)備。好的第一步始終是確保我們使用的是最佳測量方法。

我們按照從易到難的順序解決了這些問題。首先，我們可以看一下我們的探針連接。通常，我們會使用連接在探頭上的鱷魚夾接地帶進(jìn)行接地。假設(shè)我們做得正確，但仍然有問題，我們可能需要改用接地彈簧。接地彈簧連接的位置更靠近探頭尖端，并顯著減小了連接的回路面積。這可以顯著改善噪聲和信號質(zhì)量（圖5），特別是對于高速信號或?qū)?a href="http://www.makelele.cn/tags/電容/" target="_blank">電容或耦合電壓敏感的信號。對于這些類型的測量，所有Rigol探頭均配有標(biāo)準(zhǔn)接地帶和接地彈簧。

如果仍然存在接地噪聲問題，請嘗試將設(shè)備與地面隔離。示波器最好通過插頭接地到AC電源接地。如果被測設(shè)備或系統(tǒng)的其余部分可以與地隔離，則可以消除接地環(huán)路。如果仍然存在接地噪聲問題，則可以考慮使用諸如RP1100D之類的差分探頭（圖6），該探頭可以在不參考示波器接地的情況下進(jìn)行測量。

差分測量可能是清楚查看某些低速串行數(shù)據(jù)（例如LVDS總線）的唯一方法。這樣的總線會故意移動(dòng)參考線以最大程度地增加帶寬并增加通信距離，但可能需要真正的差分探測或使用示波器的多個(gè)通道一起才能正確查看信號。Rigol有幾種不同的探頭類型可用于這些測量，包括RP1000D系列差分探頭（通常用于高壓浮動(dòng)應(yīng)用和RP7150 1.5 GHz差分探頭（圖7）或高速數(shù)據(jù)應(yīng)用）。

訊號品質(zhì)

監(jiān)視和提高低速串行信號的質(zhì)量是調(diào)試過程的關(guān)鍵部分。即使不存在噪聲，阻抗不匹配，帶寬和負(fù)載錯(cuò)誤等問題也會影響信號質(zhì)量。既然我們正在仔細(xì)研究這些信號的確切性質(zhì)，那么重要的是驗(yàn)證我們使用示波器進(jìn)行這些測試的方式。對于信號質(zhì)量測試，我們將使用模擬通道，因?yàn)樗鼈兛梢宰詈玫夭榭葱盘栔袑?shí)際發(fā)生的情況，但是我們?nèi)詫⑦M(jìn)行一些解碼。這需要一些額外的考慮。為了清楚地看到數(shù)據(jù)轉(zhuǎn)換，我們絕對應(yīng)該使用盡可能高的采樣率。由于我們需要可視化高頻分量，因此應(yīng)將數(shù)字總線比特率的5倍采樣視為最小值。以10倍的比特率進(jìn)行采樣應(yīng)該可以使我們看到任何問題。但是，當(dāng)我們解碼信號時(shí)，示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。

這一點(diǎn)很重要，因?yàn)槟槐匾欢ㄒ蕴叩乃俾释瓿山獯a。當(dāng)使用更標(biāo)稱的接收器解碼數(shù)據(jù)時(shí)，這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上，解碼是在整個(gè)采集中散布的1 Mpts內(nèi)存上完成的。通過設(shè)置存儲深度和每格劃分的時(shí)間，用戶可以確定他們是希望直接從模擬點(diǎn)還是從子集進(jìn)行解碼。以10倍的比特率進(jìn)行采樣應(yīng)該可以使我們看到任何問題。但是，當(dāng)我們解碼信號時(shí)，示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。

這一點(diǎn)很重要，因?yàn)槟槐匾欢ㄒ蕴叩乃俾释瓿山獯a。當(dāng)使用更標(biāo)稱的接收器解碼數(shù)據(jù)時(shí)，這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上，解碼是在整個(gè)采集中散布的1 Mpts內(nèi)存上完成的。通過設(shè)置存儲深度和每格劃分的時(shí)間，用戶可以確定他們是希望直接從模擬點(diǎn)還是從子集進(jìn)行解碼。以10倍的比特率進(jìn)行采樣應(yīng)該可以使我們看到任何問題。但是，當(dāng)我們解碼信號時(shí)，示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。這一點(diǎn)很重要，因?yàn)槟槐匾欢ㄒ蕴叩乃俾释瓿山獯a。

當(dāng)使用更標(biāo)稱的接收器解碼數(shù)據(jù)時(shí)，這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上，解碼是在整個(gè)采集中散布的1 Mpts內(nèi)存上完成的。通過設(shè)置存儲深度和每格劃分的時(shí)間，用戶可以確定他們是希望直接從模擬點(diǎn)還是從子集進(jìn)行解碼。當(dāng)使用更標(biāo)稱的接收器解碼數(shù)據(jù)時(shí)，這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上，解碼是在整個(gè)采集中散布的1 Mpts內(nèi)存上完成的。通過設(shè)置存儲深度和每格劃分的時(shí)間，用戶可以確定他們是希望直接從模擬點(diǎn)還是從子集進(jìn)行解碼。當(dāng)使用更標(biāo)稱的接收器解碼數(shù)據(jù)時(shí)，這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上，解碼是在整個(gè)采集中散布的1 Mpts內(nèi)存上完成的。通過設(shè)置存儲深度和每格劃分的時(shí)間，用戶可以確定他們是希望直接從模擬點(diǎn)還是從子集進(jìn)行解碼。

數(shù)據(jù)

任何低速串行應(yīng)用程序的關(guān)鍵是能夠快速，輕松地查看正在傳輸?shù)臄?shù)據(jù)。這意味著增加了在示波器上執(zhí)行嵌入式解碼的功能。解碼會同時(shí)影響示波器的觸發(fā)和顯示。它將解碼的總線顯示添加到儀器的屏幕。您可以將值解碼為ASCII或十六進(jìn)制，八進(jìn)制或二進(jìn)制數(shù)據(jù)，具體取決于您要查看的內(nèi)容?，F(xiàn)在，您還可以觸發(fā)這些值，以確保您正在查看最感興趣的數(shù)據(jù)包。

尋找

適當(dāng)?shù)倪^采樣和帶寬的關(guān)鍵

如上所述，正確的采樣對于進(jìn)行正確的測量以及完全調(diào)試低速串行接口至關(guān)重要。模擬信號的一個(gè)好的經(jīng)驗(yàn)法則是您要測量的信號帶寬的5倍。這樣可以將您的上升時(shí)間誤差限制在2％左右。要查看有關(guān)高頻信號分量的最佳細(xì)節(jié)，請?jiān)O(shè)置您的示波器以使采樣率也達(dá)到5-10倍。當(dāng)使用數(shù)字信號時(shí)，這意味著以一位寬度采樣5次。在數(shù)字線路上進(jìn)行采樣或用于解碼時(shí)，過采樣的重要性不那么重要，但請?jiān)O(shè)置測量設(shè)備，使其與最終使用的LSS接收器相似。這使您有最大的機(jī)會專注于可能會導(dǎo)致問題的實(shí)質(zhì)性錯(cuò)誤。

接地，噪聲和差分信號

正確探測和理解差分參考信號與接地參考信號的使用對于調(diào)試很重要。如果您的數(shù)據(jù)線未接地，請確保了解接地環(huán)路和接地耦合噪聲對測量的影響。使用適當(dāng)?shù)奶筋^技術(shù)和示波器上的高級降噪功能來限制噪聲源。如有必要，將差分探頭添加到您的測量系統(tǒng)中以提高

測量質(zhì)量。

如何最好地查看低速串行信號

有很多方法可以在現(xiàn)代示波器上分析，查看和評估LSS總線活動(dòng)。最佳方法因要查看噪聲，速度或同步的單個(gè)位轉(zhuǎn)換而有所不同。是否要查看完整的數(shù)據(jù)包；或者您想比較較長時(shí)間段內(nèi)的數(shù)據(jù)包和數(shù)據(jù)包時(shí)序。確保您的基準(zhǔn)測試工具可以讓您看到所需的一切，并熟悉縮放，記錄模式，事件表，深度內(nèi)存和自動(dòng)測量等功能，以及在考慮測試計(jì)劃時(shí)它們?nèi)绾蜗嗷プ饔靡约叭绾卧谒鼈冎g進(jìn)行最佳轉(zhuǎn)換。理想情況下，示波器使您能夠查看所需的所有結(jié)果并快速切換模式以獲取更多信息。

結(jié)束語

數(shù)字?jǐn)?shù)據(jù)的嵌入式設(shè)計(jì)和調(diào)試是廣泛的消費(fèi)和工業(yè)應(yīng)用中不斷增長的測試要求。擁有正確的混合信號示波器可以使查看，分析和解決包括時(shí)序，噪聲，信號質(zhì)量和數(shù)據(jù)在內(nèi)的問題變得更加容易和快捷。這提高了工程效率和上市時(shí)間。Rigol的支持UltraVision的示波器系列包括從70到500 MHz的混合信號選項(xiàng)，以及此處討論的方法和測量的標(biāo)準(zhǔn)或可選功能，是功能強(qiáng)大的臺式儀器，以前所未有的價(jià)值提供了不折不扣的性能。

編輯：hfy