每年拿到DesignCon的文章后，弱水三千，我們不會(huì)只取一瓢，習(xí)慣上就會(huì)過(guò)一遍每一篇slides（為什么先是看PPT？也沒(méi)什么，主要因?yàn)榭臁?/p>

但好像你去商場(chǎng)買東西一樣，會(huì)發(fā)現(xiàn)琳瑯滿目的商品，不一定每一款都適合你。同樣文章也是各個(gè)小領(lǐng)域都有涉及，我們主要還是關(guān)注和我們相關(guān)的。之前我們bruce也發(fā)過(guò)觀后感啦，在我們熟悉的PCB的大領(lǐng)域里有高速方面的56/112G的發(fā)展，有PCIE的，有DDR方面的，有對(duì)銅箔粗糙度，材料方面的研究。

除此之后，作為高速先生的我，很驚訝的發(fā)現(xiàn)了居然還有不少關(guān)于仿真的文章。實(shí)際上在短暫的驚訝之后，又感覺(jué)一切也是順其自然，我們以前老是說(shuō)仿真的意義是在于你不能憑經(jīng)驗(yàn)和理論去預(yù)測(cè)信號(hào)的趨勢(shì)和走向的時(shí)候需要去做的。

我們也在很多場(chǎng)合里說(shuō)過(guò)，很多信號(hào)其實(shí)是不需要進(jìn)行仿真的，因?yàn)槲覀兛梢灶A(yù)測(cè)到它最終的設(shè)計(jì)是能夠滿足要求。然而去到了25G，56G以上這個(gè)范疇后，我們也很難去拍腦袋就說(shuō)這對(duì)走線一定OK。細(xì)微的設(shè)計(jì)忽視和加工誤差都會(huì)是成功與失敗的臨界點(diǎn)，因此仿真技術(shù)的發(fā)展就變得不那么意外了。本期我先和大家分享一篇仿真的文章，個(gè)人認(rèn)為是比較經(jīng)典和實(shí)用的。本人也盡量為大家把這篇有點(diǎn)燒腦的文章解讀得通俗易懂一點(diǎn)哈！

這篇文章的名字就如下圖所示啦！應(yīng)該可以翻譯為一步步（手把手）教你學(xué)會(huì)如何進(jìn)行仿真測(cè)試校準(zhǔn)，提高我們的仿真精度。

其實(shí)它的下面還有一個(gè)小標(biāo)題，可能更能說(shuō)明這篇文章要講的是什么。

主要研究如何進(jìn)行25G-NRZ/56G-PAM4高速鏈路的仿真測(cè)試的校準(zhǔn)擬合。

首先看看它要進(jìn)行仿真測(cè)試的東東是什么？如下所示：

鏈路包括了從主芯片的pin到PCB走線到連接器的footprint再接上連接器，然后再經(jīng)過(guò)cable在遠(yuǎn)端的SMA頭，劃分開(kāi)來(lái)就是如下圖所示的幾部分：對(duì)于傳輸線和BGA，連接器結(jié)構(gòu)，其實(shí)我們需要用不同精度的仿真工具和建模方法去執(zhí)行，如下圖。

其中連接器的模型和cable的參數(shù)都是通過(guò)廠商拿到，我們主要做的部分是前面的BGA，走線和連接器footprint的仿真。

大家覺(jué)得難度如何，頻域校準(zhǔn)時(shí)域校準(zhǔn)哪個(gè)比較難？頻域的插損，回?fù)p，模態(tài)轉(zhuǎn)換呢？

首先本文也有做一些仿真前各項(xiàng)校準(zhǔn)難度預(yù)期，如下圖，看看和大家想的是不是一樣哈。

的確，頻域和時(shí)域各有不同的難度系數(shù)，頻域的插損和時(shí)域的TDT總體來(lái)說(shuō)容易點(diǎn)，頻域的回?fù)p和時(shí)域的TDR（也就是阻抗）稍難，最難的是頻域和時(shí)域模態(tài)？get到了嗎？？沒(méi)get到也沒(méi)關(guān)系，下面會(huì)詳細(xì)解釋為什么難度不一樣。

我們先說(shuō)結(jié)構(gòu)相對(duì)簡(jiǎn)單的傳輸線，加工因素方面會(huì)把PCB走線變成梯形的樣子，我們稱為蝕刻因子，這個(gè)對(duì)于我們?nèi)ソＳ幸欢ǖ碾y度，不太容易得到等效的線寬。同時(shí)加工還存在流膠的影響，介質(zhì)厚度會(huì)和設(shè)計(jì)值不同，我們?nèi)绾稳サ刃В?/p>

至于傳輸線的建模仿真，我們是用單極點(diǎn)模型（容易建模，但高頻精度差）還是多極點(diǎn)模型（建模復(fù)雜）？對(duì)銅箔粗糙度我們是使用huray模型還是hammerstad模型也是很困擾的事情。

那回?fù)p方面呢？為什么會(huì)比插損難校準(zhǔn)呢，主要就是因?yàn)锽GA和連接器的過(guò)孔，我們知道加工有鉆孔公差和背鉆的stub公差，8mil的孔加工完不會(huì)就是8mil，你設(shè)計(jì)時(shí)是想讓過(guò)孔沒(méi)有stub，但是加工出來(lái)會(huì)有2-12mil。另外走線的蝕刻因子也不好估計(jì)。

加上前面說(shuō)的傳輸線的蝕刻因子和介質(zhì)厚度的流膠，可能你的測(cè)試結(jié)果會(huì)像下面這樣。

這樣的情況，你的仿真又應(yīng)該怎樣去校準(zhǔn)呢？

另外下面這一點(diǎn)，我們很少去關(guān)注，那就是器件輸出的工藝溫度的不同也會(huì)影響阻抗。

所以，可能不同批次生產(chǎn)出來(lái)的這條鏈路，它們的TDR測(cè)試可能會(huì)是下面的曲線：

另外模態(tài)轉(zhuǎn)換的校準(zhǔn)為什么最難，看下圖框框你就會(huì)明白，走線的拐彎，繞線補(bǔ)償，地過(guò)孔的對(duì)稱都不容易百分百去模擬，因此很難把共模和差模轉(zhuǎn)換校準(zhǔn)好。

所以很明顯我們要解決的問(wèn)題是下面這樣：

那我們要做些什么去實(shí)現(xiàn)這一切呢？

我們可能需要去調(diào)節(jié)我們粗糙度的模型參數(shù)：

也可能需要根據(jù)PCB廠家反饋或者切片去得到實(shí)際的疊層來(lái)確保加工后的傳輸線的阻抗：

也可能需要根據(jù)實(shí)際的測(cè)試方法去修正我們建模端口的添加方法：

甚至我們還需要判斷下廠家提供的連接器和cable的模型是不是就真的和測(cè)試情況一樣：

然后完成上面的一切之后，你會(huì)發(fā)現(xiàn)你的校準(zhǔn)精度可以做到非常高：

好，大概把這篇文章的精華分享完了，可能有部分人還沒(méi)想明白，到底做這么一個(gè)仿真測(cè)試校準(zhǔn)意義在哪呢？我們都喜歡舉一反三，實(shí)際上每款設(shè)計(jì)，高速鏈路都不會(huì)是一樣的，而且速率越高，設(shè)計(jì)對(duì)信號(hào)影響越大。如果我們先把這個(gè)“一”做出來(lái)了，以后大家想去搞自己產(chǎn)品的“三”就會(huì)很容易，同時(shí)我們這個(gè)“一”是得到測(cè)試的驗(yàn)證，精度是非常高的，那么對(duì)于你們?cè)谇捌谌绾我?guī)劃自己的“三”也會(huì)有極大的信心。

編輯：hfy