DC-DC轉(zhuǎn)換器所產(chǎn)生的EMI，一直給無線和物聯(lián)網(wǎng)設備的設計人員造成困擾。寬帶諧波成分通常會達到1.5GHz，從而涵蓋大多數(shù)無線協(xié)議、蜂窩LTE和GPS/GNSS頻段。

在如何減少無線和物聯(lián)網(wǎng)設備自我產(chǎn)生的EMI方面，我已經(jīng)寫了幾篇文章并主持了幾場網(wǎng)絡研討會，而解決這類EMI的關鍵方法之一，是實現(xiàn)適當?shù)?a target="_blank">PCB設計。最近我就這個主題主持了一場很長的網(wǎng)絡研討會。如果您錯過了這個演講，歡迎您觀看其網(wǎng)絡錄像回放。這場研討會中探討了幾個有關PCB設計和降低DC-DC轉(zhuǎn)換器EMI的問題，我的回答如下。

問：什么時候可以以電源平面作為電路走線的參考？

圖1：常見的四層層疊示例，其EMI非常差。

這是個常見問題，它是由于使用了典型的四層和六層電路板設計所引起，其中電源平面和地回路平面通常完全分開（圖1）。高頻（＞100kHz）信號實際上是電磁波，其返回電流通常以數(shù)字地回路作為參考，如果您了解這點，那么您就能更好地理解為什么參考電源平面是個壞主意。這類返回電流需要找到一種方法“以某種方式”返回數(shù)字回路，因此其所經(jīng)過的路徑可能會產(chǎn)生EMI。在我看來，當且僅當電源平面和返回平面之間實現(xiàn)緊密耦合并且通過去耦電容很好地實現(xiàn)旁路時，才可以將非關鍵信號（低頻、控制信號等）以電源作為參考。對于典型的四層板和六層板層疊，則通常不是這種情況。在大多數(shù)情況下，以電源平面作為參考運行高頻數(shù)字信號，對EMI來說存在高風險。我建議您在設計電路板時參考我的四部分系列文章“Design PCBs for EMI”以實現(xiàn)低EMI。

問：“鋪地”是否有助于隔離噪聲信號？

隔離噪聲信號的最佳方法是實現(xiàn)適當?shù)腜CB層疊。也就是說，所有高頻（＞100kHz）數(shù)字信號的走線都應與實心返回平面相鄰。這就可以抑制電磁波。返回平面的斷裂會導致EMI增加15至20dB（請參閱參考資料中我的視頻演示）。根據(jù)Eric Bogatin博士的說法，取決于電路板設計，鋪地通常實際上并沒有幫助，而且還可能有害，因為在某些情況下，鋪地可能會在返回平面上表現(xiàn)為“斷裂”。有興趣者可訪問他的網(wǎng)站，獲取更多有關PCB設計和鋪地的信息。

問：從電路板的頂部到底部運行時鐘走線時，在附近為返回電流增加通孔有多重要？

這要視情況而定，并且其答案通常也可以用來回答許多EMC問題！如果電源平面和返回平面之間的距離很近（最大2~3mil），并且電路板上有足夠的去耦電容，那么為返回電流路徑添加鄰近過孔就沒有那么重要了。但是，對于諸如時鐘之類的關鍵走線，我會添加一個或多個過孔以確保對電磁波嚴格控制。這里我再次向您推薦我上述“通過PCB設計降低EMI”的系列文章。

問：上升時間和下降時間對EMI有什么影響？脈沖寬度的上升和下降所占百分比應是多少？

Eric Bogatin博士在他的Signal and Power Integrity Simplified, 3rd edition一書中對這個主題做出了出色的討論（請參見下面的推薦書列表）。簡而言之，可以使用公式BW=0.35/RT，其中，BW（帶寬）以GHz為單位，RT（10~90%上升時間）以ns為單位。因此，對于1ns的上升時間，帶寬約為0.35×1GHz，即350MHz。脈沖寬度會影響諧波的幅度。隨著其減小，總振幅也將減小。隨著脈沖寬度的減小，到某個點后，上升時間和下降時間會開始變成一個圓角的脈沖（在固定RT/FT的情況下），因此存在某個點，好的矩形脈沖形狀到此就開始瓦解。我不確定RT與脈沖寬度的百分比是否有通用規(guī)則。

問：電子僅以1cm/s的速度傳播？

這個問題與我對數(shù)字信號如何在PCB中傳播的解釋有關。我們中的大多數(shù)人都被教導（或至少暗示）了信號實際上是電子在銅線或走線中的流動，而且電子是以接近光速的速度而運動。盡管對于DC電路而言確實如此，但電子不會以接近光速的速度行進，因為它們在銅原子中的結(jié)合非常緊密。在高頻（＞100kHz）下，數(shù)字信號實際上是電磁波，它通過銅走線和返回平面之間的介電層傳播。在DC和100kHz之間存在一個過渡區(qū)域，在此，信號從純DC電流轉(zhuǎn)變?yōu)殡姶挪ā?/p>

圖2：地回路平面上的微帶截面圖，借此即可從物理上了解，數(shù)字信號在走線和返回平面之間的介電空間內(nèi)是以電磁波形式傳播。

這個電磁傳播模型由兩個元素組成：傳播波本身——其在電介質(zhì)（假設為FR4電介質(zhì)）中傳播的速度約為光速的一半；傳導電流（即電子在銅原子中的流動）和位移電流（“通過”電介質(zhì)）的組合（圖2）。這個傳導電流可以使用電流表來測量，但是電子僅以約1cm/s的速度運動。我發(fā)現(xiàn)在大多數(shù)領域和電波教科書中通常都沒有對這種數(shù)字信號傳播的物理模型進行教授。但是，我推薦兩個參考文獻：Eric Bogatin博士撰寫的Signal and Power Integrity Simplified, 3rd edition（第245至252頁），以及Ron Schmitt撰寫的Electromagnetics Explained – A Handbook for Wireless/RF, EMC, and High-Speed Electronics（第33~34、84~86和96~98頁）。另請參閱我的“通過PCB設計降低EMI”的系列文章。

問：具有集成電感的電源模塊是否對降低EMI更好？

是的，因為輸入輸出回路的面積實現(xiàn)了最小化。一個例子是凌力爾特的“μModule”片上系統(tǒng)（SoC）。請參見圖3以及ADIμModule升降壓穩(wěn)壓器頁面。

圖3：這個來自凌力爾特公司的DC-DC轉(zhuǎn)換器的例子，顯示其將集成電感（在本例中為變壓器）Cin和Cout全部集成到了SoC中。這種設計最大程度地減少了噪聲電流回路，從而可以降低EMI。（圖片來源：凌力爾特）

問：開關節(jié)點平面下方直到底部是否需要開孔以減少電場耦合？

這是個很好的問題！顯然，我們希望最大程度降低開關節(jié)點（SW）到電感的走線的面積，以減少到該點的耦合，在上例中，該點可能開關高達42V的方波而產(chǎn)生強烈的電場（圖4）。

圖4：這是個典型的DC-DC降壓轉(zhuǎn)換器，其上顯示了開關節(jié)點（SW）和輸出電感。爭論的焦點是是否要在SW節(jié)點或電感或者兩者的附近將返回平面切掉。（圖片來源：凌力爾特）

幾年前，我覺得把開關節(jié)點（SW）區(qū)域中的返回平面切掉對于減少電容耦合很重要，直到我真正開始從物理角度研究數(shù)字（在上述情況中為功率開關）的工作方式為止。雖然我現(xiàn)在堅信返回平面在DC-DC轉(zhuǎn)換器的所有部分下面都應保持為實心平面，但您的論點也不能完全忽視，這可能取決于實際情況。

EMC和PCB設計領域的著名專家Todd Hubing博士、Rick Hartley和Daniel Beeker都認為，返回平面應為實心。另一方面，我所認識的信號完整性（SI）和配電網(wǎng)絡（PDN）專家，例如Steve Sandler，正在沿著您的思路進行思考。目前，我已經(jīng)和Steve Sandler和Todd Hubing開始了一項研究，其中就包括對這個問題進行調(diào)查。Steve已同意制作幾塊電路板來測試信號完整性和電源完整性，而我則會測量輻射發(fā)射和傳導發(fā)射。這個研究應該會引起關注，而有可能最終形成技術(shù)論文。目前，我對實心返回平面的看法不會改變，除非得到其他證明。

問：使用吸波材料后，我們看到EMI衰減了。但是否需要將它放到電路內(nèi)部的某個其他地方（未知）而不是放在外面呢？

實際上，來自IC或電路走線的輻射發(fā)射，會受到有損鐵氧體材料吸收而轉(zhuǎn)化為熱量。

問：在DC-DC轉(zhuǎn)換器輸入和輸出上串聯(lián)鐵氧體磁珠，是否是個好主意？

結(jié)合我的RF設計背景，這是RF電路非常普遍的做法——我仍然相信該技術(shù)可能會獲得成功使用。近年來，隨著我研究電源完整性，我開始改變主意。為了獲得良好的PDN性能，我們不希望PDN中有任何串聯(lián)阻抗。已故的Steve Weir在其PowerCon演講中，以及Eric Bogatin博士和Larry Smith在其著作Principles of Power Integrity for PDN Design Simplified的最新教材中，都清楚地說明了這一點。如果確實想要在輸入或輸出濾波器中這樣做，那么就需要確保在鐵氧體磁珠和數(shù)字開關轉(zhuǎn)換器IC之間添加一個額外的大容量電容（4.7至27μF陶瓷）。我仍然不建議添加它。

編輯：hfy