重點(diǎn)

●用于GF 12LP+解決方案的DesignWare IP核產(chǎn)品組合包括USB4、PCIe 5.0、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5、LPDDR5、MIPI、OTP NVM等

●新思科技與GF的長期合作，成功實(shí)現(xiàn)了DesignWare IP核從180nm到12nm的開發(fā)，并可應(yīng)用于廣泛領(lǐng)域

新思科技（Synopsys）近日宣布與GLOBALFOUNDRIES（GF）開展合作，開發(fā)用于GF 12LP+ FinFET解決方案的廣泛DesignWare IP核產(chǎn)品組合，該IP核產(chǎn)品組合包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI、112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY以及模擬到數(shù)字轉(zhuǎn)換器和一次性可編程（OTP）非易失性存儲(chǔ)器（NVM）IP核。經(jīng)優(yōu)化的DesignWare IP核可滿足GF 12LP+解決方案中云計(jì)算和AI芯片對(duì)高帶寬內(nèi)存吞吐量和高性能連接的需求。此次合作是兩家公司長期成功合作中的又一重要里程碑。

作為GF最先進(jìn)的FinFET解決方案，12LP+以GF成熟的14nm/12LP平臺(tái)為基礎(chǔ)。該平臺(tái)現(xiàn)已成功出貨超過一百萬片晶圓。相較于12LP，12LP+的性能得到了提升：SoC水平邏輯性能提高了20%并且邏輯晶片尺寸方面改進(jìn)了10%。

“我們的12LP+解決方案經(jīng)專門設(shè)計(jì)，集性能、功率和面積的出色表現(xiàn)于一體，可滿足高性能計(jì)算、云計(jì)算和邊緣AI加速器、存儲(chǔ)的特定需求。通過與領(lǐng)先的IP核提供商新思科技合作，共同開發(fā)可用于GF12LP +解決方案的一系列高質(zhì)量DesignWare IP核，為我們的共同客戶提供更大的差異化優(yōu)勢(shì)和更高的價(jià)值，同時(shí)在最大程度上降低他們的開發(fā)成本并加快產(chǎn)品上市時(shí)間。借助Die-to-Die IP核，我們可以為那些轉(zhuǎn)向小芯片架構(gòu)并尋求更低產(chǎn)品成本和更高配置靈活性的客戶提供支持?！?/p>

——Mark Ireland

生態(tài)系統(tǒng)和設(shè)計(jì)解決方案副總裁 GF

“作為值得信賴的IP核提供商，新思科技將繼續(xù)加強(qiáng)與GF這樣的重要晶片代工廠合作，以提供融合最新工藝技術(shù)的高品質(zhì)DesignWare IP核，讓開發(fā)者可以獲益于性能、功率和尺寸方面的改進(jìn)。數(shù)十年來，我們與GF開展長期合作，為開發(fā)者提供了包括12LP+解決方案在內(nèi)的基于GF技術(shù)的業(yè)內(nèi)最廣泛IP核組合，協(xié)助其集成包括快速增長的高性能計(jì)算、云計(jì)算和邊緣AI加速器以及存儲(chǔ)等應(yīng)用市場所需的最新一代IP核?！?/p>

——John Koeter

責(zé)任編輯：xj

原文標(biāo)題：用于GF 12LP+解決方案的DesignWare IP核產(chǎn)品組合來啦！

文章出處：【微信公眾號(hào)：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。