基于FPGA的視頻處理

很多情況下，拍攝的視頻會有不盡人意的地方，這就需要對視頻進行視頻處理（即幀圖像處理）以達到所期望的效果。視頻處理是一個龐大繁瑣又耗時的工程，尋常視頻處理都是在PC機上采用CPU+GPU的異構(gòu)計算來進行；FPGA的出現(xiàn)及其高效的并行運算性能，使得CPU+FPGA的異構(gòu)計算更加適合進行高強度的批處理運算，zynq系列兼具處理系統(tǒng)和可編程邏輯的SoC片上系統(tǒng)也使得使用FPGA進行視頻處理這類運算需求量大的工程時更加得心應手。

進行幀圖像處理設(shè)計隨著客戶需求的提高變得越來越復雜，復雜的設(shè)計變得越來越難以調(diào)試：在何處設(shè)置探針，重復進行編譯，放置和布線，查看，重置探針，一遍又一遍。調(diào)試中重復過程花費時間過多，很少有時間調(diào)試根本原因。

虹科FPGA調(diào)試工具--VSTAR

此處我們展示虹科FPGA調(diào)試工具在視頻處理設(shè)計中進行調(diào)試并大幅縮短調(diào)試周期的案例。 我們對視頻的幀圖像處理采用復雜程度中等的圖像旋轉(zhuǎn)算法，期望達到視頻某片段旋轉(zhuǎn)縮小至消失并鏈接下一視頻片段的效果。 圖像旋轉(zhuǎn)算法映射到具有300 MHz AXI流和200 MHz AXI總線的Xilinx Kintex-7 FPGA K705開發(fā)板上。

視頻處理流程框圖

在設(shè)計中向圖像旋轉(zhuǎn)算法人為的注入會造成工程出現(xiàn)預期之外的邏輯錯誤，但可以正確通過編譯、布局布線、綜合和仿真。在VSTAR GUI 中打開該設(shè)計，注入VSTAR的驗證IP并選定clk時間信號。

根據(jù)設(shè)計以及調(diào)試需要，選擇了三組總線探針進行監(jiān)測，VSTAR會根據(jù)選定的探針自動生成設(shè)計規(guī)則，當然如果發(fā)現(xiàn)自動設(shè)計的規(guī)則不太合適也可以自己手動進行設(shè)計規(guī)則的設(shè)定。

下載好bit流文件并運行后，VSTAR開始自動檢測所選探針的錯誤情況，如果監(jiān)測到設(shè)計規(guī)則之外的，并顯示故障，通過GTKWave上的VCD向用戶顯示。

VSTAR用于圖像旋轉(zhuǎn)器有效信號的探針設(shè)置

VSTAR為圖像旋轉(zhuǎn)器的有效信號自動生成的規(guī)則之一

由下圖監(jiān)測結(jié)果可以看出，正常運轉(zhuǎn)時，所監(jiān)測的探針信號符合設(shè)計規(guī)則，但當達到人為設(shè)計的錯誤觸發(fā)條件以后，圖像旋轉(zhuǎn)器出現(xiàn)信號跳轉(zhuǎn)錯誤，違背了設(shè)計規(guī)則，由于設(shè)定錯誤緩存區(qū)為1次，所以此次出現(xiàn)錯誤后會直接結(jié)束監(jiān)測，并展示VSTAR IP Status狀態(tài)窗口，顯示具體錯誤描述。

可根據(jù)出現(xiàn)錯誤的信號以及錯誤發(fā)生的時間去專向分析產(chǎn)生錯誤的原因，從而大幅縮短調(diào)試周期。

監(jiān)測結(jié)果

責任編輯：xj

原文標題：虹科VSTAR縮短FPGA視頻處理調(diào)試周期

文章出處：【微信公眾號：FPGA技術(shù)支持】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。