高速PCB設(shè)計完成后，一般都要經(jīng)過評審才會發(fā)出去做板。硬件組在評審的過程中，一般都會在各個方面給出修改的建議，比如EMC，貼片，信號完整性等方面。下面匯總一些以前PCB評審時，硬件組給出的一些修改建議。

1.多層板在設(shè)計時至少都會有一個地層，一個完整的地平面，但是在頂層和底層由于要擺放元器件，走線，地平面可能會被瓜分得零零碎碎的，有的呈現(xiàn)的是浮銅，有的呈現(xiàn)的是一條長條狀的銅箔。如果長條狀的地平面，端部又沒有過孔回到地層，這種情況在高速電路板上就會等效成一條天線，產(chǎn)生天線效應(yīng)，造成嚴重的EMC問題。所以頂層和底層的地平面在設(shè)計高速PCB需要做合理的處理和優(yōu)化。這些情況如下圖所示。

2.優(yōu)化電源平面，能加寬的平面盡量加寬，有的電源平面雖然看起來很寬了，但是有可能中間打了幾個孔，把大部分的銅箔阻斷了，寬度實際上是變小了，寬度變小的地方阻抗可能就變大，電源紋波可能會增大。加寬電源平面還有一個好處，它和地平面的板級濾波效果會變好。這是從電源完整性方面去優(yōu)化PCB。

3.有些走線需要做好包地，比如時鐘線，這些線要做好包地設(shè)計，如果不包地設(shè)計，與其相鄰的走線就有可能會發(fā)生串?dāng)_現(xiàn)象，如果數(shù)字信號的線，那么就會發(fā)現(xiàn)數(shù)據(jù)通信錯誤的問題。因為高速電路的時鐘信號的上升時間和下降時間很快，與其相鄰的線就會被感應(yīng)出正脈沖或者是負脈沖，對數(shù)字信號來說，就是1或0，從而導(dǎo)致通信錯誤。

4.有些元器件或者是走線離板邊很近，會有問題。因為離得太近板邊，PCB的制作工藝可能會損壞焊盤或者走線。

5.有些線可以從美觀的角度優(yōu)化一下。

編輯：hfy