91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何借助Cyclone 10 GX ATX PLL refclk切換實(shí)施功能模擬

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-01-18 13:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

你知道如何借助Cyclone 10 GX ATX PLL refclk切換實(shí)施功能模擬嗎?嵌入式轉(zhuǎn)換器實(shí)施ATX PLL重配置和通道重配置以及實(shí)施ATX PLL和通道再校準(zhǔn)呢?想學(xué)???我(視頻)教你啊。

設(shè)計(jì)中的實(shí)例包括:Native PHY、TX PLL、重置控制器,數(shù)據(jù)和時鐘生成邏輯等。兩個refclk用于支持,無法通過TX本地除法器實(shí)現(xiàn)的兩個不同數(shù)據(jù)速率。125MHz用于2Gbps,150MHz用于1.2Gbps。

a33bd92a-58f5-11eb-8b86-12bb97331649.jpg

在模擬開始時,收發(fā)器以2Gbps的數(shù)據(jù)速率運(yùn)行,然后使用ATX PLL refclk切換動態(tài)重配置,重新配置為1.2Gbps。ATX PLL refclk切換通過寄存器寫操作實(shí)施,接著使用嵌入式流轉(zhuǎn)換器進(jìn)行ATX PLL重配置和再校準(zhǔn),然后就可以實(shí)施CDR refclk切換、通道重配置和再校準(zhǔn)了。

溫馨提示

在上面的視頻中有實(shí)施ATX PLL refclk切換的高級步驟,詳情見視頻。

a37cc7b4-58f5-11eb-8b86-12bb97331649.jpg

在最后的運(yùn)行模擬示例中,我們可以看到增量數(shù)據(jù)從TX發(fā)送至RX。在啟動過程中,收發(fā)器通道的運(yùn)行速率為2Gbps。PCS內(nèi)核寬度為10比特時,tx_clkout頻率為200MHz。在實(shí)施ATX PLL refclk切換和通道重配置后,收發(fā)器通道的運(yùn)行速率變?yōu)?.2Gbps。Tx_clkout頻率將變?yōu)?20MHz。這顯示ATX PLL refclk切換和通道重配置已成功完成。

責(zé)任編輯:xj

原文標(biāo)題:參考時鐘切換動態(tài)重配置不會玩兒?我教你啊

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1977

    瀏覽量

    135032
  • Cyclone
    +關(guān)注

    關(guān)注

    0

    文章

    55

    瀏覽量

    30958

原文標(biāo)題:?參考時鐘切換動態(tài)重配置不會玩兒?我教你啊

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    探索MAX4597單通道10Ω SPST模擬開關(guān):特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

    探索MAX4597單通道10Ω SPST模擬開關(guān):特性、應(yīng)用與設(shè)計(jì)要點(diǎn) 在電子設(shè)計(jì)領(lǐng)域,模擬開關(guān)是一種至關(guān)重要的元件,它能夠在不同電路之間實(shí)現(xiàn)信號的切換與傳輸。今天,我們將深入探討德州
    的頭像 發(fā)表于 01-15 10:45 ?307次閱讀

    SysClk系統(tǒng)時鐘的切換

    系統(tǒng)時鐘 SysClk 可選擇 5 種時鐘源,包括 HSE、LSE、PLL、HSI、LSI,通過對系統(tǒng)控制寄存器 SYSCTRL_CR0的 SYSCLK 位域進(jìn)行設(shè)置,可在不同時鐘源之間進(jìn)行切換
    發(fā)表于 12-16 08:00

    CW32 SysClk系統(tǒng)時鐘的應(yīng)用場景與切換規(guī)則

    系統(tǒng)時鐘 SysClk 可選擇 5 種時鐘源,包括 HSE、LSE、PLL、HSI、LSI,通過對系統(tǒng)控制寄存器 SYSCTRL_CR0的 SYSCLK 位域進(jìn)行設(shè)置,可在不同時鐘源之間進(jìn)行切換
    發(fā)表于 12-11 07:51

    如何驗(yàn)證電能質(zhì)量在線監(jiān)測裝置硬件層實(shí)時監(jiān)測冗余切換功能的有效性?

    驗(yàn)證硬件層冗余切換功能的有效性,核心是 模擬真實(shí)故障場景 + 量化關(guān)鍵指標(biāo)(切換時間、數(shù)據(jù)完整性、精度穩(wěn)定性)+ 長期工況驗(yàn)證 ,通過 “實(shí)驗(yàn)室精準(zhǔn)測試 + 現(xiàn)場實(shí)際工況校驗(yàn)” 的雙重
    的頭像 發(fā)表于 11-09 17:03 ?1268次閱讀

    ATX電源芯片F(xiàn)SP3528電路圖資料

    ATX電源芯片F(xiàn)SP3528電路圖
    發(fā)表于 09-03 16:31 ?3次下載

    ATX電源 FSP_ATX-300PAF電路圖資料

    ATX電源 FSP_ATX-300PAF電路圖
    發(fā)表于 09-03 16:30 ?8次下載

    為什么使用以下命令初始化系統(tǒng)時鐘源時,HCLK的時鐘源無法切換PLL?

    為什么使用以下命令初始化系統(tǒng)時鐘源時,HCLK的時鐘源無法切換PLL
    發(fā)表于 08-26 08:22

    FX10、FX20 FlagA 時間延遲是固定的嘛?

    我們有一個 FX10 套件和一個通過 FMC 連接器連接的 Intel Cyclone10Gx 評估板。通過 UVC-UAC 示例的一點(diǎn)努力和啟發(fā),我們擁有一個可運(yùn)行的系統(tǒng),允許從 LVDS0 端口
    發(fā)表于 07-16 08:13

    易靈思 FPGA TJ375的PLL的動態(tài)配置

    如下: (1)在interface中打開動態(tài)配置功能 使用PLL動態(tài)配置功能需要打開PLL的reset和lock信號, 需要兩個時鐘,pll
    的頭像 發(fā)表于 07-14 18:14 ?3947次閱讀
    易靈思 FPGA TJ375的<b class='flag-5'>PLL</b>的動態(tài)配置

    PLL技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻功能應(yīng)用

    隨著現(xiàn)代電子系統(tǒng)的不斷發(fā)展,時鐘管理成為影響系統(tǒng)性能、穩(wěn)定性和電磁兼容性(EMI)的關(guān)鍵因素之一。在FPGA設(shè)計(jì)中,PLL因其高精度、靈活性和可編程性而得到廣泛應(yīng)用,本文將深入探討PLL技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻功能應(yīng)用。
    的頭像 發(fā)表于 06-20 11:51 ?2663次閱讀
    <b class='flag-5'>PLL</b>技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻<b class='flag-5'>功能</b>應(yīng)用

    【干貨分享】RP2040 + Cyclone 10 FPGA PCB 設(shè)計(jì)

    (ICM-42670) 6. FPGA 板載外設(shè) 連接到Cyclone 10 LP FPGA的板載外設(shè)有: 8個 DIP 開關(guān) 8個 LED 4個按鍵 1個模擬 RGB (PWM) LED 1個
    發(fā)表于 06-12 16:33

    PLL用法

    易靈思的FPGA在生成PLL的方式與別的廠家稍有區(qū)別,這與其的core和interface架構(gòu)是相對應(yīng)的。對于易靈思的FPGA來講,PLL,GPIO,MIPI,LVDS和DDR相對于core部分都是
    的頭像 發(fā)表于 06-07 16:18 ?1413次閱讀
    <b class='flag-5'>PLL</b>用法

    模擬開關(guān)切換電流時遇到的問題

    在做模擬開關(guān)切換電流的實(shí)驗(yàn)中, 使用6片ADG701組成三路切換的陣列,測量兩片模擬開關(guān)之間的負(fù)載電阻的電壓,在上升沿或下降沿都會出現(xiàn)us級別的振鈴或者充電的現(xiàn)象
    發(fā)表于 05-06 21:48

    AD9577帶雙路PLL、擴(kuò)頻和余量微調(diào)功能的時鐘發(fā)生器技術(shù)手冊

    AD9577既提供一個多路輸出時鐘發(fā)生器功能,又帶有兩個片上鎖相環(huán)內(nèi)核PLL1和PLL2,專門針對網(wǎng)絡(luò)時鐘應(yīng)用而優(yōu)化。PLL設(shè)計(jì)基于ADI公司成熟的高性能、低抖動頻率合成器產(chǎn)品系列,確
    的頭像 發(fā)表于 04-10 15:29 ?1057次閱讀
    AD9577帶雙路<b class='flag-5'>PLL</b>、擴(kuò)頻和余量微調(diào)<b class='flag-5'>功能</b>的時鐘發(fā)生器技術(shù)手冊

    如何從cyclone-FX讀取十六進(jìn)制文件?

    我使用 s12z 系列、Codewarrior 11.1 和 cyclone-FX 開發(fā)軟件。 我想知道我的軟件在 MCU 上編程得很好。 因此,我試圖找到使用 cyclone-FX 從 MCU
    發(fā)表于 04-01 07:42