91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI輸出實(shí)驗(yàn)

FPGA技術(shù)專欄 ? 來(lái)源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-25 09:51 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號(hào):

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實(shí)驗(yàn)VIvado工程為“hdmi_out_test”。

前面我們介紹了led閃燈實(shí)驗(yàn),只是為了了解Vivado的基本開(kāi)發(fā)流程,本章這個(gè)實(shí)驗(yàn)相對(duì)LED閃燈實(shí)驗(yàn)復(fù)雜點(diǎn),做一個(gè)HDMI輸出的彩條,這也是我們后面學(xué)習(xí)顯示、視頻處理的基礎(chǔ)。實(shí)驗(yàn)還不涉及到PS系統(tǒng),從實(shí)驗(yàn)設(shè)計(jì)可以看出如果要非常好的使用ZYNQ芯片,需要良好的FPGA基礎(chǔ)知識(shí)。

1. 硬件介紹

由于開(kāi)發(fā)板上只有DP可以顯示,但卻是PS端的,PL端沒(méi)有HDMI的接口,因此我們采用AN9134的HDMI擴(kuò)展模塊實(shí)現(xiàn)HDMI顯示。將24位RGB編碼輸出TMDS差分信號(hào)。SIL9134功能強(qiáng)大,本實(shí)驗(yàn)只使用其中一小部分,將RGB24視頻數(shù)據(jù)顯示出來(lái)即可。

o4YBAGAKL6WAHVITAAD5vtREcVg244.jpg

SI9134芯片需要通過(guò)I2C總線配置寄存器才能正常工作,從原理圖中可以看出I2C總線連接到PL端的IO,可以通過(guò)PL直接配置。

2. 程序設(shè)計(jì)

o4YBAGAKL6aAR_PvAAAmm53tWBI351.jpg

本實(shí)驗(yàn)實(shí)現(xiàn)通過(guò)HDMI顯示彩條,實(shí)驗(yàn)中設(shè)計(jì)了視頻時(shí)序發(fā)生和彩條發(fā)生模塊“color_bar.v”,I2C Master 寄存器配置模塊“i2c_config.v”,配置數(shù)據(jù)查找表模塊“l(fā)ut_si9134.v”。

具體代碼在這里不再一一介紹了,大家自己去看。下面針對(duì)每個(gè)模塊實(shí)現(xiàn)的功能給大家做一下簡(jiǎn)介:

頂層模塊top.v是項(xiàng)目的頂層文件,主要是實(shí)例化4個(gè)子模塊(時(shí)鐘模塊vidio_pll, 彩條生成模塊color_bar和I2C配置模塊i2c_config和配置查找表模塊lut_si9134。

彩條產(chǎn)生模塊color_bar.v是產(chǎn)生8種顏色的VGA格式的彩條,彩條分別為白、黃、青、綠、紫、紅、藍(lán)和黑。產(chǎn)生分辨率為1920x1080刷新率為60Hz的彩條,也就是所謂的1080P的高清視頻圖像。所以這個(gè)模塊會(huì)輸出R(8位)G(8位)B(8位)圖像信號(hào)、行同步、列同步和數(shù)據(jù)有效信號(hào)。

時(shí)鐘模塊video_pll調(diào)用的是一個(gè)Xilinx提供的時(shí)鐘IP,通過(guò)輸入的系統(tǒng)時(shí)鐘產(chǎn)生一個(gè)100Mhz時(shí)鐘和一個(gè)1080P的像素時(shí)鐘148.5Mhz。生成時(shí)鐘IP的方法是點(diǎn)擊Project Manager目錄下的IP Catalog,再選擇FPGA Features and Design->Clocking->Clocking Wizard圖標(biāo)。

pIYBAGAKL6eAMj2TAAB4xCo8mEc002.jpgo4YBAGAKL6eASHPtAABM5CZuDMo558.jpgpIYBAGAKL6eAZjQRAACd-heVx9k971.jpg

3. 下載調(diào)試

保存工程并編譯生成bit文件,連接HDMI模塊到J15擴(kuò)展口,連接HDMI接口到HDMI顯示器,需要注意,這里使用1920x1080@60Hz,請(qǐng)確保自己的顯示器支持這個(gè)分辨率。

硬件連接圖(J15擴(kuò)展口)

下載后顯示器顯示如下圖像

4. 實(shí)驗(yàn)總結(jié)

本實(shí)驗(yàn)初步接觸到視頻顯示,涉及到視頻知識(shí),這不是zynq學(xué)習(xí)的重點(diǎn),所以沒(méi)有詳細(xì)介紹,但zynq在視頻處理領(lǐng)域用途廣泛,需要學(xué)習(xí)者有良好的基礎(chǔ)知識(shí)。實(shí)驗(yàn)中僅僅使用PL來(lái)驅(qū)動(dòng)HDMI芯片,包括I2C寄存器配置,當(dāng)然I2C的配置還是使用PS來(lái)配置比較合適。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22427

    瀏覽量

    636788
  • HDMI
    +關(guān)注

    關(guān)注

    34

    文章

    1903

    瀏覽量

    160720
  • 開(kāi)發(fā)板
    +關(guān)注

    關(guān)注

    26

    文章

    6306

    瀏覽量

    118461
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    630

    瀏覽量

    49474
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    203

    瀏覽量

    25182
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對(duì)接。我們還將涵蓋有關(guān) IP 配置、FPGA 之間的連接、時(shí)鐘設(shè)置以及復(fù)位拓?fù)?/div>
    的頭像 發(fā)表于 01-13 14:04 ?3481次閱讀
    使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>與AMD Versal自適應(yīng)SoC的對(duì)接

    如何在Zynq UltraScale+ MPSoC平臺(tái)上通過(guò)JTAG啟動(dòng)嵌入式Linux鏡像

    流程教程)。本文則進(jìn)一步講解如何在 Zynq UltraScale+ MPSoC 平臺(tái)上通過(guò) JTAG 逐步啟動(dòng) Linux,并提供了完整的過(guò)程與關(guān)鍵命令。只要按步驟操作,即使是復(fù)雜的 Linux 鏡像也能成功通過(guò) JTAG 啟
    的頭像 發(fā)表于 01-13 11:45 ?4632次閱讀

    如何在ZYNQ本地部署DeepSeek模型

    一個(gè)將最小號(hào) DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 處理系統(tǒng)的項(xiàng)目。
    的頭像 發(fā)表于 12-19 15:43 ?7602次閱讀
    如何在<b class='flag-5'>ZYNQ</b>本地部署DeepSeek模型

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域,高性能FPGAMPSoC/RFSoC的需求日益增長(zhǎng)。AMD的
    的頭像 發(fā)表于 12-15 14:35 ?585次閱讀

    現(xiàn)已上市:AMD Spartan UltraScale+ FPGA SCU35 評(píng)估套件——面向所有開(kāi)發(fā)人員的經(jīng)濟(jì)實(shí)惠平臺(tái)

    AMD Spartan UltraScale+ FPGA SCU35 評(píng)估套件現(xiàn)已開(kāi)放訂購(gòu)。 該平臺(tái)由 AMD 構(gòu)建,為客戶提供了一條利用 Spartan UltraScale+ FPGA
    的頭像 發(fā)表于 11-27 10:52 ?469次閱讀

    晶眾光電榮獲第十四屆中國(guó)創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀企業(yè)獎(jiǎng)

    近日,第十四屆中國(guó)創(chuàng)新創(chuàng)業(yè)大賽高端裝備制造全國(guó)賽圓滿落幕。晶眾光電憑借其在“耗散孤子光參量振蕩器”領(lǐng)域的創(chuàng)新成果與卓越表現(xiàn),成功入圍全國(guó)賽并從眾多參賽企業(yè)中脫穎而出,榮獲“優(yōu)秀企業(yè)獎(jiǎng)”!
    的頭像 發(fā)表于 10-30 17:13 ?924次閱讀
    晶眾光電榮獲<b class='flag-5'>第十四</b>屆中國(guó)創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀企業(yè)獎(jiǎng)

    Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項(xiàng)目中,實(shí)現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側(cè))結(jié)合DMA(直接內(nèi)存訪問(wèn))正是滿足這類需求的理想技術(shù)方案。
    的頭像 發(fā)表于 10-22 13:53 ?3892次閱讀
    雙<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS側(cè)PCIe高速DMA互連解決方案

    AMD Spartan UltraScale+ FPGA的優(yōu)勢(shì)和亮點(diǎn)

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進(jìn)的 I/O 功能與低功耗等優(yōu)勢(shì)于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內(nèi)置的外部?jī)?nèi)存控制器以及
    的頭像 發(fā)表于 10-17 10:16 ?815次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的優(yōu)勢(shì)和亮點(diǎn)

    璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開(kāi)發(fā)平臺(tái)

    璞致電子 PZ-ZU49DR-KFB 開(kāi)發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
    的頭像 發(fā)表于 08-06 10:08 ?1182次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開(kāi)發(fā)平臺(tái)

    潤(rùn)和軟件斬獲第十四屆財(cái)經(jīng)峰會(huì)多項(xiàng)大獎(jiǎng)

    7月16日至17日,CFS第十四屆財(cái)經(jīng)峰會(huì)暨2025新質(zhì)生產(chǎn)力企業(yè)家大會(huì)在上海舉行,峰會(huì)以“穿越變革浪潮,共筑經(jīng)濟(jì)韌性”為主題,攜手各界力量共同研判全球新挑戰(zhàn)與新變局下的中國(guó)經(jīng)濟(jì),共享發(fā)展新機(jī)遇。
    的頭像 發(fā)表于 07-21 09:42 ?1063次閱讀

    AMD Spartan UltraScale+ FPGA 開(kāi)始量產(chǎn)出貨

    邊緣應(yīng)用而設(shè)計(jì),為業(yè)經(jīng)驗(yàn)證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來(lái)了現(xiàn)代化的連接、后量子密碼等功能。 三款最低
    的頭像 發(fā)表于 06-18 10:32 ?2332次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> 開(kāi)始量產(chǎn)出貨

    第十四章 USART——串口通訊

    本章介紹了USART串口通訊,含物理層(RS-232、TTL電平)、協(xié)議層(波特率、數(shù)據(jù)幀),及W55MH32的USART功能與應(yīng)用。
    的頭像 發(fā)表于 06-14 16:30 ?1822次閱讀
    <b class='flag-5'>第十四章</b> USART——串口通訊

    第十四章 ADC(下篇)

    文章介紹了基于W55MH32的三個(gè)ADC例程:ADC_Double雙模式同步采樣兩通道,ADC_Single單通道采樣,ADC_VrefintTemper采集內(nèi)部傳感器與參考電壓,均用DMA傳輸數(shù)據(jù)、串口輸出,介紹系統(tǒng)初始化等流程。
    的頭像 發(fā)表于 05-29 17:48 ?1003次閱讀
    <b class='flag-5'>第十四章</b> ADC(下篇)

    奧松半導(dǎo)體出席第十四屆國(guó)際數(shù)字地球會(huì)議

    近日由國(guó)際數(shù)字地球?qū)W會(huì)、西南大學(xué)聯(lián)合主辦的第十四屆國(guó)際數(shù)字地球會(huì)議在重慶隆重召開(kāi)。本屆大會(huì)以“數(shù)字地球促進(jìn)可持續(xù)發(fā)展目標(biāo)進(jìn)程”為主題,聚焦數(shù)字地球技術(shù)創(chuàng)新與促進(jìn)全球生態(tài)與可持續(xù)發(fā)展等議題,攜手全球科學(xué)家共同探索破解人類發(fā)展難題的數(shù)字化、智能化的可行路徑。
    的頭像 發(fā)表于 04-29 11:04 ?991次閱讀

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開(kāi)發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個(gè)系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?2666次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時(shí)鐘資源與架構(gòu)解析