原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。
適用于板卡型號(hào):
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
實(shí)驗(yàn)Vivado工程為“l(fā)cd7_test”。
基于HDMI輸出實(shí)驗(yàn),本章介紹7寸液晶屏的顯示。
1.硬件介紹
7寸LCD觸摸屏模塊是由TFT 液晶屏,電容觸摸屏和驅(qū)動(dòng)板組成,實(shí)物照片如下:
LCD屏的驅(qū)動(dòng)時(shí)序
LCD屏顯示方式從屏幕左上角一點(diǎn)開始,從左向右逐點(diǎn)顯示,每顯示完一行,再回到屏幕的左邊下一行的起始位置,在這期間,需要對(duì)行進(jìn)行消隱,每行結(jié)束時(shí),用行同步信號(hào)進(jìn)行同步;LCD的驅(qū)動(dòng)有兩種方式,一種為HV模式,另一種為DE模式,這兩種模式都能驅(qū)動(dòng)LCD屏,數(shù)據(jù)在DCLK的上升沿采樣。以下為行顯示的時(shí)序圖:

LCD行的顯示時(shí)序參數(shù)如下表所示:

當(dāng)顯示完所有的行,形成一幀,用場(chǎng)同步信號(hào)進(jìn)行場(chǎng)同步,并使LCD顯示回到屏幕左上方,同時(shí)進(jìn)行場(chǎng)消隱,開始下一幀。以下為列顯示的時(shí)序圖:

LCD列的顯示時(shí)序參數(shù)如下表所示:

2. 程序設(shè)計(jì)
本章實(shí)驗(yàn)其實(shí)很簡單,與HDMI顯示最大的不同是不需要i2c配置,輸出按照RGB即可。以下是文件結(jié)構(gòu)。

同時(shí)因?yàn)橐壕恋姆直媛适?00x480,需要修改video_define.v的宏定義。

同時(shí)將PLL的輸出時(shí)鐘頻率修改為33MHz,即800x480的像素時(shí)鐘。

同時(shí)在top.v中例化了ax_pwm,用于調(diào)節(jié)液晶屏的亮度,設(shè)置為200Hz,30%點(diǎn)空比。

3.實(shí)驗(yàn)現(xiàn)象
連接液晶屏到J15擴(kuò)展口,下載程序,即可看到彩條顯示。
同時(shí)也準(zhǔn)備了字符顯示的例程:
字符顯示
-
FPGA
+關(guān)注
關(guān)注
1660文章
22426瀏覽量
636782 -
觸摸屏
+關(guān)注
關(guān)注
42文章
2465瀏覽量
122076 -
液晶
+關(guān)注
關(guān)注
6文章
627瀏覽量
71297 -
Zynq
+關(guān)注
關(guān)注
10文章
630瀏覽量
49474 -
MPSoC
+關(guān)注
關(guān)注
0文章
203瀏覽量
25182
發(fā)布評(píng)論請(qǐng)先 登錄
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
Ti推出面向Zynq UltraScale+ MPSoC的電源參考設(shè)計(jì)
Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞
Zynq UltraScale+ MPSoC的發(fā)售消息
米爾科技Zynq UltraScale+ MPSoC技術(shù)參考手冊(cè)介紹
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章 7寸液晶屏顯示實(shí)驗(yàn)
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享
ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計(jì)
Zynq UltraScale+ MPSoC中的隔離方法
Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例
Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊(cè)
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章7寸液晶屏顯示實(shí)驗(yàn)
評(píng)論