原創(chuàng)聲明：

本原創(chuàng)教程由芯驛電子科技（上海）有限公司（ALINX）創(chuàng)作，版權(quán)歸本公司所有，如需轉(zhuǎn)載，需授權(quán)并注明出處（http://www.alinx.com）。

適用于板卡型號：

PGL22G/PGL12G

1. 實驗簡介

本實驗的錄音和播放實驗因為開發(fā)板上沒有音頻部分的電路，需要外接一個芯驛電子的AUDIO音頻模塊AN831。

AN831

音頻模塊上有三個音頻連接器,其中粉色的接口為麥克風輸入;綠色的接口為耳機輸出;藍色的接口為音頻輸入, 用于連接DVD等音頻輸出口。本實驗將實現(xiàn)音頻模塊和FPGA之間的數(shù)據(jù)通信, 通過音頻模塊把麥克風輸入的語音數(shù)據(jù)存儲到SDRAM存儲器里, 再把音頻數(shù)據(jù)發(fā)送給音頻模塊,從耳機接口進行語音的播放,從而實現(xiàn)錄音和播放的功能。

2. 實驗原理

2.1 硬件介紹

開發(fā)板通過40PIN的擴展口和AN831音頻模塊連接，AN831音頻模塊使用WOLFSON公司的WM8731芯片實現(xiàn)聲音信號的A/D和D/A轉(zhuǎn)換功能。以下為AN831音頻模塊的硬件電路：

2.2 ＷＭ8731配置和時序

這里簡單介紹一下音頻模塊AN831用到的音頻編/解碼芯片WM8731。該芯片在本設(shè)計中主要完成聲音信號在采集和回放過程中的A/D和D/A轉(zhuǎn)換功能。該芯片的ADC和DAC的采樣頻率為8KHz到96KHz可調(diào)，可轉(zhuǎn)換的數(shù)據(jù)長度為16-32位可調(diào)。WM8731的內(nèi)部有11個寄存器。該芯片的初始化以及工作時的工作狀態(tài)和功能都是通過以I2C總線方式對其內(nèi)部的這11個寄存器進行相應(yīng)的配置來實現(xiàn)的。本設(shè)計中WM8731工作于主模式，采樣頻率設(shè)為48KHZ,轉(zhuǎn)換的數(shù)據(jù)位長度為16位。WM8731的數(shù)字音頻接口有5根引腳，分別為：BCLK(數(shù)字音頻位時鐘)、DACDAT(DAC數(shù)字音頻數(shù)據(jù)輸入)、DACLRC(DAC采樣左/右聲道信號)、ADCDAT(ADC數(shù)字音頻信號輸出)、ADCLRC(ADC采樣左/右聲道信號)。在本設(shè)計中FPGA為從設(shè)備，WM8731為主設(shè)備。ADCDAT、DACDAT、ADCLRC和DACLRC與位時鐘BCLK同步，在每個BCLK的下降沿進行一次數(shù)據(jù)傳輸。BCLK、DACDAT、DACLRC、ADCLRC為WM8731的輸入信號。ADCDAT為WM8731的輸出信號。

在本系統(tǒng)中FPAG和WM8731的控制和數(shù)據(jù)通信將用到I2C和數(shù)字音頻總線接口。FPGA通過I2C接口配置WM8731的寄存器，通過I2S總線接口來進行音頻數(shù)據(jù)的通信。關(guān)于I2C接口，其他實驗中已經(jīng)有講解，下面我們主要來了解數(shù)字音頻接口。

數(shù)字音頻接口可提供4種模式：

• Right justified

• Left justified

• I2S

• DSP mode

Left justified模式I2S模式Right justified模式DSP/PCM 模式（MODE A）DSP/PCM 模式（MODE B）

本實驗選擇Right justified模式。

3. 程序設(shè)計

本實驗的功能是程序檢測按鍵KEY2是否按下，如果檢測到KEY2按下了，開始錄音,錄音的最長時間為20秒；錄音結(jié)束后，開始播放剛才錄下的音頻。本程序設(shè)計包含四大部分：SDRAM的讀寫控制程序，音頻錄音和播放，按鍵檢測和系統(tǒng)控制。

lut_wm8731模塊將寄存器配置地址和配置信息通過查找表的形式通過I2C總線寫入音頻模塊中，具體的請參考例程代碼和wm9731的芯片數(shù)據(jù)手冊。

audio_rx接收模塊，接收從麥克風輸入的語音信號，完成左右聲道的音頻接收，將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。通過“Right justified”模式的時序圖可以看到接收語音信號時在LRC信號為高電平，且BCLK信號的上升沿時左聲道接收數(shù)據(jù)并完成串行信號轉(zhuǎn)換成并行信號的過程。在LRC信號為低電平，且BCLK 信號的上升沿時右聲道接收數(shù)據(jù)并完成串行信號轉(zhuǎn)換成并行信號的過程。

信號名稱	方向	說明
clk	in	時鐘輸入
rst	in	異步復(fù)位輸入，高復(fù)位
sck_bclk	in	數(shù)字音頻接口bit時鐘
ws_lrc	in	ADC采樣時鐘
sdata	in	音頻數(shù)字接口串行數(shù)據(jù)輸入
left_data	out	左聲道數(shù)據(jù)
right_data	out	右聲道數(shù)據(jù)
data_valid	out	音頻數(shù)據(jù)有效

audio_rx音頻接收模塊端口

audio_tx是音頻發(fā)送模塊，完成左右聲道音頻數(shù)據(jù)的串行化。同樣通過時序圖可以看到，語音信號完成模數(shù)，數(shù)模轉(zhuǎn)換從SDRAM輸出后進入發(fā)送模塊，在LRC信號上升沿，且即將跳變?yōu)楦唠娖綍r接收左聲道數(shù)據(jù)，BCLK信號下降沿時完成緩存將并行信號轉(zhuǎn)換為串行信號的過程；在LRC信號上升沿且即將跳變?yōu)榈碗娖綍r接收右聲道數(shù)據(jù)，在BCLK信號下降沿時完成緩存將并行信號轉(zhuǎn)換為串行信號的過程。

信號名稱	方向	說明
clk	in	時鐘輸入
rst	in	異步復(fù)位輸入，高復(fù)位
sck_bclk	in	數(shù)字音頻接口bit時鐘
ws_lrc	in	ADC采樣時鐘
sdata	out	音頻數(shù)字接口串行數(shù)據(jù)輸入
left_data	in	左聲道數(shù)據(jù)
right_data	in	右聲道數(shù)據(jù)
read_data_en	out	音頻數(shù)據(jù)讀取，提前一個采樣周期讀取

audio_tx音頻發(fā)送模塊端口

在模塊‘frame_read_write’中使用到了FIFO 的IP core，通過兩個FIFO分別作為DDR3控制器的讀寫接口，避免復(fù)雜的DDR3時序。因為時鐘速率的不同，所使用的是異步FIFO。以write_buf寫入模塊的FIFO為例在vivado中FIFO IP core設(shè)置如下：

1. 打開Tools菜單下的“IP Compiler”， 在彈出的界面下進行如下設(shè)置，設(shè)置完成后點擊”Customize”:

1. 在彈出的界面下進行如下設(shè)置，設(shè)置完成后點擊保存后Generate即可生成IP：

1. 接著在模塊中直接例化FIFO 的端口名就可以使用FIFO了，在read_buf中也是同樣的操作步驟。具體的參數(shù)設(shè)置和端口例化的信號連接參考例程。

frame_fifo_write模塊完成FIFO數(shù)據(jù)到外部存儲器的寫入，如果FIFO接口是異步FIFO，可以完成寫數(shù)據(jù)的跨時鐘域轉(zhuǎn)換。狀態(tài)機轉(zhuǎn)換圖如下，收到寫數(shù)據(jù)請求后進入應(yīng)答狀態(tài)“S_ACK”，如果寫請求撤銷，則進入檢測FIFO空間大小狀態(tài)“S_CHECK_FIFO”，檢查FIFO內(nèi)數(shù)據(jù)是否夠一次突發(fā)寫，如果有足夠多的數(shù)據(jù)，進入突發(fā)寫存儲器狀態(tài)“S_WRITE_BURST”,突發(fā)寫完成后進入“S_WRITE_BURST_END”狀態(tài)。

frame_fifo_write模塊狀態(tài)機

信號名稱	方向	說明
mem_clk	in	外部存儲器用戶時鐘輸入
rst	in	異步復(fù)位輸入，高復(fù)位
wr_burst_req	out	對接存儲器控制器，寫請求
wr_burst_len	out	對接存儲器控制器，寫請求長度
wr_burst_addr	out	對接存儲器控制器，寫請求基地址
wr_burst_data_req	in	對接存儲器控制器，寫請求數(shù)據(jù)索取，提前一個時鐘周期發(fā)出，用于連接FIFO的讀數(shù)據(jù)
wr_burst_finish	in	對接存儲器控制器，寫請求完整
write_req	in	一幀（大量數(shù)據(jù)）寫開始，收到應(yīng)答后必須撤銷請求，新的請求會中斷正在進行的請求
write_req_ack	out	一幀（大量數(shù)據(jù)）寫應(yīng)答
write_finish	out	一幀（大量數(shù)據(jù)）完成
write_addr_0	in	一幀（大量數(shù)據(jù)）寫基地址0
write_addr_1	in	一幀（大量數(shù)據(jù)）寫基地址1
write_addr_2	in	一幀（大量數(shù)據(jù)）寫基地址2
write_addr_3	in	一幀（大量數(shù)據(jù)）寫基地址3
write_addr_index	in	一幀（大量數(shù)據(jù)）寫基地址選擇，0：write_addr_01：write_addr_12：write_addr_23：write_addr_3
write_len	in	一幀（大量數(shù)據(jù)）寫長度
fifo_aclr	out	在收到寫請求后，模塊會清空FIFO
rdusedw	in	FIFO讀端的數(shù)據(jù)使用量

frame_fifo_write模塊端口

frame_fifo_read讀模塊完成從外部存儲器讀取數(shù)據(jù)，然后寫到FIFO，如果使用異步FIFO可以完成數(shù)據(jù)從存儲器時鐘域到其他時鐘域的轉(zhuǎn)換。狀態(tài)機轉(zhuǎn)換圖如下圖所示，收到讀請求以后進入應(yīng)答狀態(tài)“S_ACK”，等待讀請求撤銷后應(yīng)答，進入FIFO深度檢測狀態(tài)“S_CHECK_FIFO”,如果FIFO空間足夠一次突發(fā)讀，進入突發(fā)讀狀態(tài)“S_READ_BURST”,突發(fā)讀結(jié)束后進入“S_READ_BURST_END”。

frame_fifo_read模塊狀態(tài)機

信號名稱	方向	說明
mem_clk	in	外部存儲器用戶時鐘輸入
rst	in	異步復(fù)位輸入，高復(fù)位
rd_burst_req	out	對接存儲器控制器，讀請求
rd_burst_len	out	對接存儲器控制器，讀請求長度
rd_burst_addr	out	對接存儲器控制器，讀請求基地址
rd_burst_data_valid	in	對接存儲器控制器，讀請求數(shù)據(jù)有效
rd_burst_finish	in	對接存儲器控制器，讀請求完全
read_req	in	一幀數(shù)據(jù)讀開始
read_req_ack	out	一幀數(shù)據(jù)讀應(yīng)答
read_finish	out	一幀數(shù)據(jù)讀完成
read_addr_0	in	一幀數(shù)據(jù)讀基地址0
read_addr_1	in	一幀數(shù)據(jù)讀基地址1
read_addr_2	in	一幀數(shù)據(jù)讀基地址2
read_addr_3	in	一幀數(shù)據(jù)讀基地址3
read_addr_index	in	一幀數(shù)據(jù)讀基地址選擇0：read_addr_01：read_addr_12：read_addr_23：read_addr_3
read_len	in	幀數(shù)據(jù)讀長度
fifo_aclr	out	外部FIFO異步復(fù)位
wrusedw	in	FIFO寫端使用空間大小

frame_fifo_read模塊端口

audio_key模塊主要完成錄音播放的按鍵控制，狀態(tài)轉(zhuǎn)換如下，當按鍵按下后進入錄音狀態(tài)，當按鍵松開時進入播放狀態(tài)。

audio_key模塊狀態(tài)轉(zhuǎn)換圖

信號名稱	方向	說明
clk	in	時鐘輸入
rst	in	異步復(fù)位輸入，高復(fù)位
key	in	按鍵輸入
record	out	錄音狀態(tài)指示
play	out	播放狀態(tài)指示
write_req	out	寫數(shù)據(jù)開始
write_req_ack	in	寫數(shù)據(jù)應(yīng)答
read_req	out	讀數(shù)據(jù)開始
read_req_ack	in	讀數(shù)據(jù)應(yīng)答

frame_read_write模塊完成音頻幀數(shù)據(jù)讀寫的封裝，這里使用了異步FIFO來解決跨時鐘問題，例如FIFO 輸入寬度和輸出寬度的不同來完成數(shù)據(jù)位寬的轉(zhuǎn)換。

4. 實驗現(xiàn)象

開發(fā)板首先將音頻模塊插入擴展口，同時插入麥克風和耳機，然后下載實驗程序，按下KEY2不放，進行錄音，松開按鍵后可通過耳機回放錄音。