等離子收發(fā)器可以在處理器之間傳送大量數(shù)據(jù)

光纖鏈路已經(jīng)是在數(shù)據(jù)中心的計算機集群之間傳輸數(shù)據(jù)的主要方法，工程師們希望將其熾熱的帶寬帶到處理器上。多倫多大學(xué)（University of Toronto）和Arm的研究人員認為，這一步的代價可以大大降低。

與電子元件相比，硅光子學(xué)元件是巨大的。這是光學(xué)波長比現(xiàn)在的晶體管和把它們連接成電路的銅互連要大得多的函數(shù)。多倫多大學(xué)研究小組成員之一Charles Lin近日在IEEE國際電子設(shè)備會議（IEEE International Electron Device Meeting）上解釋說，硅光子元件對溫度變化也異常敏感，以至于光子學(xué)芯片必須包括加熱元件，加熱元件必須占其面積和能耗的一半左右。

在虛擬會議上，Amr S. Helmy實驗室的研究員Lin介紹了一種新的硅收發(fā)器組件，這種組件依靠等離子體而不是光子學(xué)來回避這兩個問題。到目前為止的研究結(jié)果表明，收發(fā)機的帶寬至少是原來的兩倍，而能耗僅為原來的三分之一，占地面積僅為原來的20%。更重要的是，它們可以直接構(gòu)建在處理器上，而不是像硅光子學(xué)那樣構(gòu)建在單獨的芯片上。

當光以一個淺的角度照射金屬和絕緣體之間的界面時，就會形成等離子體激元：電子密度波沿著金屬表面?zhèn)鞑ァ７奖愕氖?，等離子體激元可以沿著比形成它的光窄得多的波導(dǎo)傳播，但是它們通常會很快消失，因為金屬會吸收光。

多倫多的研究人員發(fā)明了一種結(jié)構(gòu)，利用等離子體電子的較小尺寸，同時大大減少了損耗。被稱為耦合混合等離子體波導(dǎo)（coupled hybrid plasmonic waveguide，CPHW），它本質(zhì)上是由硅、導(dǎo)體銦錫氧化物、二氧化硅、鋁和更多的硅組成的疊層。這種結(jié)合形成了兩種類型的半導(dǎo)體結(jié)-肖特基二極管和金屬氧化物半導(dǎo)體與鋁，其中包含在兩者之間共同的等離子體激元。Lin說，在金屬內(nèi)部，上結(jié)的等離激元與下結(jié)的等離激元相互干擾，損耗降低了近兩個數(shù)量級。

多倫多小組以CPHW為基礎(chǔ)，建造了兩個關(guān)鍵的光子學(xué)組件：一個調(diào)制器，將電子比特轉(zhuǎn)換成光子比特；另一個光電探測器，將電子比特轉(zhuǎn)換成光子比特。（正如在硅光子學(xué)中所做的那樣，一個單獨的激光器提供光；調(diào)制器阻擋光或讓光通過以表示位。）調(diào)制器只占用2平方微米，并且可以以26千兆赫的速度切換，這是多倫多團隊設(shè)備的極限。根據(jù)設(shè)備的測量電容，實際極限可能高達636千兆赫。等離子體光電探測器接近硅光子學(xué)的靈敏度，但它的尺寸只有硅光子學(xué)的1/36。

CPHW最大的優(yōu)點之一是對溫度不敏感。硅光子學(xué)元件有一個溫度公差，不能擺動超過一度，以便他們在適當?shù)牟ㄩL運作。Arm首席研究工程師Saurabh Sinha解釋說，溫度敏感性是“硅光子學(xué)的一大挑戰(zhàn)”。管理這種公差需要額外的電路和能源消耗。在一個模擬的16通道硅光子學(xué)收發(fā)器中，加熱電路消耗了電路一半的能量，幾乎占據(jù)了電路總面積的一小部分，這就意味著面積上的巨大差異：硅光子學(xué)為0.37mm2，等離子體收發(fā)器為0.07mm2。

基于CPHW的等離子體光子學(xué)收發(fā)器的模擬預(yù)測了比硅光子學(xué)的許多優(yōu)點。CPHW系統(tǒng)消耗的能量不到競爭性硅光子學(xué)系統(tǒng)傳輸?shù)拿勘忍啬芰康娜种弧勘忍?.49微微焦耳，而不是1.52 pJ/b。它可以以可接受的以太網(wǎng)錯誤率輕松地傳輸超過3倍的比特，而不依賴糾錯—每秒鐘150千兆比特，而不是39 Gb/s。

Sinha說，Arm和多倫多小組正在討論下一步的工作，其中可能包括探索這些收發(fā)器的其他潛在好處，例如，CPHW可以構(gòu)建在處理器芯片上，而硅光子學(xué)設(shè)備必須與處理器分開制造，然后在處理器包內(nèi)使用芯片技術(shù)。

原文標題：等離子體光子學(xué)：一種將處理器與光連接起來的新方法

文章出處：【微信公眾號：IEEE電氣電子工程師學(xué)會】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq