91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA中Sobel的簡介與實現(xiàn)

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-07 11:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一。 Sobel簡介

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對值之和),最后與設(shè)定的閾值進行比較,大于的話就賦值為0,小于的話就賦值為255

x方向梯度dx的求法:3*3的圖像矩陣與下面的矩陣在對應(yīng)位置相乘然后相加

9c1adcec-92eb-11eb-8b86-12bb97331649.png

y方向梯度dy的求法:同上

9c661eb4-92eb-11eb-8b86-12bb97331649.png

二。 代碼實現(xiàn)

這里采用近似計算G = |dx| + |dy|,正負(fù)號分開計算,然后用大的數(shù)減去小的數(shù)

reg[10:0] Sobel_px ,Sobel_nx;reg[10:0] Sobel_py ,Sobel_ny;

wire[10:0] Sobel_x;wire[10:0] Sobel_y;

wire[7:0] Sobel_data;

//x方向的梯度assign Sobel_x = (Sobel_px 》 Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);//y方向的梯度assign Sobel_y = (Sobel_py 》 Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);assign Sobel_data = (Sobel_x + Sobel_y 》 ‘d135) ? ’d0 : ‘d255;

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_px 《= ‘d0; Sobel_nx 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_nx 《= data_line_11 + data_line_21 + data_line_21 + data_line_31; Sobel_px 《= data_line_13 + data_line_23 + data_line_23 + data_line_33; end else begin Sobel_nx 《= ’d0; Sobel_px 《= ‘d0; endend

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_py 《= ‘d0; Sobel_ny 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_py 《= data_line_11 + data_line_12 + data_line_12 + data_line_13; Sobel_ny 《= data_line_31 + data_line_32 + data_line_32+ data_line_33; end else begin Sobel_ny 《= ’d0; Sobel_py 《= ‘d0; endend
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22424

    瀏覽量

    636748
  • sobel
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8212

原文標(biāo)題:FPGA實現(xiàn)Sobel邊緣檢測

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對接

    在本博客,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對接。我們還將涵蓋有關(guān) IP 配置、FPG
    的頭像 發(fā)表于 01-13 14:04 ?3472次閱讀
    使用Aurora 6466b協(xié)議<b class='flag-5'>實現(xiàn)</b>AMD UltraScale+ <b class='flag-5'>FPGA</b>與AMD Versal自適應(yīng)SoC的對接

    【ALINX 教程】FPGA Multiboot 功能實現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    系統(tǒng)級設(shè)計 階段的學(xué)習(xí)者 Multiboot 功能概述 在基礎(chǔ)實驗,FPGA 通常通過 JTAG 下載 bitstream,這種方式掉電后配置就丟失,亦無法實現(xiàn)遠程升級。Multiboot 通過將多個配置
    的頭像 發(fā)表于 01-05 15:41 ?1269次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能<b class='flag-5'>實現(xiàn)</b>——基于 ALINX Artix US+ AXAU25 開發(fā)板

    如何用FPGA控制ADV7513實現(xiàn)HDMI畫面顯示和音頻播放

    HDMI接口顯示使用DMT時序+TMDS編碼來實現(xiàn)。當(dāng)用FPGA控制HDMI的數(shù)據(jù)傳輸時,通??梢圆捎眉僐TL實現(xiàn)TMDS算法或者使用專門的HDMI芯片(如ADV7513)這兩種方案來完成。本文主要是介紹如何用
    的頭像 發(fā)表于 12-02 11:05 ?6825次閱讀
    如何用<b class='flag-5'>FPGA</b>控制ADV7513<b class='flag-5'>實現(xiàn)</b>HDMI畫面顯示和音頻播放

    如何使用FPGA實現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過Verilog語言進行編程設(shè)計。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?5795次閱讀
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>SRIO通信協(xié)議

    基于FPGA的膚色檢測方案簡介

    的白色區(qū)域擴大,從而抵消腐蝕操作對圖像帶來的變化。通過腐蝕和膨脹,可以在幾乎不改變圖像的前提下消除干擾,提高膚色檢測準(zhǔn)確度。其效果如下所示: 在FPGA,實現(xiàn)腐蝕和膨脹操作最主要的就是按照
    發(fā)表于 10-28 07:07

    如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA
    的頭像 發(fā)表于 10-22 17:21 ?4373次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現(xiàn)</b>SRAM的讀寫測試

    聊聊FPGA的TDC原理

    今天我們不談高大上的物理學(xué),只聊聊如何在 FPGA ,用一串加法器和 D 觸發(fā)器,“數(shù)清楚時間”——這就是時間數(shù)字轉(zhuǎn)換器(TDC)的魅力。
    的頭像 發(fā)表于 09-02 15:15 ?2210次閱讀
    聊聊<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的TDC原理

    AI狂飆, FPGA會掉隊嗎? ()

    在上篇,我們介紹了FPGA的前面兩個特點:硬件可編程、并行與實時,也列舉了這兩個特點帶來的諸多機會。在本文中,我們將繼續(xù)介紹另外兩個特點,以集齊FPGA的四大特點和生存機會。FPGA
    的頭像 發(fā)表于 08-08 09:36 ?1013次閱讀
    AI狂飆, <b class='flag-5'>FPGA</b>會掉隊嗎? (<b class='flag-5'>中</b>)

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    DMA IP核來實現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項目、配置ADC接口、添加和連接DMA IP核、設(shè)計控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強調(diào)了系統(tǒng)實現(xiàn)不可或缺的ip_repo文件的重要性和作用。
    的頭像 發(fā)表于 07-29 14:12 ?5119次閱讀

    基于Matlab與FPGA的雙邊濾波算法實現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對邊緣的保持比前幾個好很多,當(dāng)然實現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計實現(xiàn)雙邊
    的頭像 發(fā)表于 07-10 11:28 ?4583次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波算法<b class='flag-5'>實現(xiàn)</b>

    基于FPGA的壓縮算法加速實現(xiàn)

    本設(shè)計,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?2414次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實現(xiàn)</b>

    開源FPGA硬件,核心開發(fā)者招募......

    01背景簡介近期,小眼睛科技聯(lián)合紫光同創(chuàng)及電子發(fā)燒友發(fā)起了#擁抱開源!一起來做FPGA開發(fā)板活動,活動一經(jīng)發(fā)布,得到了很多開源愛好者的熱烈響應(yīng),再次感謝大家的支持!為便于活動順利開展,我們將根據(jù)大家
    的頭像 發(fā)表于 06-20 08:03 ?1180次閱讀
    開源<b class='flag-5'>FPGA</b>硬件,核心開發(fā)者招募<b class='flag-5'>中</b>......

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?3181次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡介</b>

    是否有關(guān)于如何通過 I2C 總線上的 uProcessor 或 FPGA 與芯片通信的文檔?

    我們正在做一個項目,我們想回讀電纜的eMarker芯片。 瀏覽不同的評估板和數(shù)據(jù)表,看來我們需要為芯片編譯代碼。 1. 芯片是否預(yù)配置了默認(rèn)固件? 2. 是否有關(guān)于如何通過 I2C 總線
    發(fā)表于 05-29 06:13

    【干貨】基于串口的FPGA遠程升級

    變得簡單有趣,記得給我點贊留言,讓我知道你也在這趟奇妙的旅程里哦。遠程升級簡介遠程升級的實質(zhì)是通過遠程且不影響當(dāng)前芯片工作狀態(tài)的方式實現(xiàn)芯片的代碼版本升級或回退。本例程采用基于SPIMaster和BPIM
    的頭像 發(fā)表于 04-14 09:53 ?2150次閱讀
    【干貨】基于串口的<b class='flag-5'>FPGA</b>遠程升級