91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog HDL語(yǔ)言中任務(wù)與函數(shù)的比較

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2021-07-02 10:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

C語(yǔ)言類比,可以把任務(wù)理解成返回類型為void的子程序,把函數(shù)理解為帶有返回值類型的子程序。

1、任務(wù)(task)

(1)任務(wù)定義的語(yǔ)法為:

task《任務(wù)名》; 《端口與類型說(shuō)明》 《局部變量說(shuō)明》 begin 《語(yǔ)句》 endendtask

需要注意的是,在第一行task語(yǔ)句中不能列出端口名列表;可以沒(méi)有輸入、輸出端口和雙向端口,也可以有一個(gè)或多個(gè)輸入、輸出端口和雙向端口。

(2)任務(wù)的調(diào)用

《任務(wù)名》(端口1,端口2,。..,端口n);

任務(wù)的調(diào)用只能在過(guò)程塊中進(jìn)行。當(dāng)被調(diào)用的任務(wù)具有輸入或輸出端口時(shí),任務(wù)調(diào)用語(yǔ)句必須包含端口列表。這個(gè)列表內(nèi)端口出現(xiàn)的順序和類型必須與任務(wù)定義的順序和類型一致。

2、函數(shù)(function)

函數(shù)的目的是通過(guò)返回一個(gè)值來(lái)響應(yīng)輸入信號(hào)的值。函數(shù)不能啟動(dòng)任務(wù),但任務(wù)可以啟動(dòng)函數(shù)。在Verilog HDL中函數(shù)被當(dāng)作操作符來(lái)使用,結(jié)果就是這個(gè)函數(shù)的返回值。

(1)函數(shù)的定義

function《返回值的類型和位寬》(函數(shù)名) 《端口與類型說(shuō)明》 《局部變量說(shuō)明》 begin 《語(yǔ)句》 endendfunction

其中,返回值的類型和位寬是可選項(xiàng),如果缺省會(huì)返回一位寄存器類型數(shù)據(jù)。Verilog HDL認(rèn)為函數(shù)的定義隱式地聲明了與函數(shù)同名的寄存器。函數(shù)的定義把函數(shù)被返回值所賦值寄存器的名稱初始化為與函數(shù)同名的內(nèi)部變量。

(2)函數(shù)的調(diào)用

《函數(shù)名》(《輸入表達(dá)式1》,《輸入表達(dá)式2》,。..,《輸入表達(dá)式n》);

其中,n個(gè)輸入表達(dá)式要與函數(shù)定義結(jié)構(gòu)中說(shuō)明的各個(gè)端口一一對(duì)應(yīng),他們代表各個(gè)輸入端口的輸入數(shù)據(jù),這些輸入表達(dá)式的排列順序及類型必須與各個(gè)輸入端口在函數(shù)定義結(jié)構(gòu)中的排列順序及類型嚴(yán)格保持一致。

函數(shù)的調(diào)用不能單獨(dú)作為一條語(yǔ)句出現(xiàn),他只能作為一個(gè)操作出現(xiàn)在賦值語(yǔ)句內(nèi),不僅能夠用于過(guò)程塊內(nèi)的賦值,還能夠出現(xiàn)在assign語(yǔ)句中。

3、任務(wù)與函數(shù)的比較

(1)函數(shù)至少必須有一個(gè)輸入端口,而任務(wù)可以有多個(gè)、一個(gè)或沒(méi)有輸入端口;

(2)函數(shù)不能有輸出端口,而任務(wù)可以有多個(gè)、一個(gè)或沒(méi)有輸出端口;

(3)函數(shù)調(diào)用通過(guò)函數(shù)名返回一個(gè)返回值,而任務(wù)調(diào)用通過(guò)端口傳遞返回值;

(4)函數(shù)中不能調(diào)用任務(wù),但任務(wù)中可以調(diào)用函數(shù);

(5)函數(shù)調(diào)用不能作為一條語(yǔ)句出現(xiàn),而任務(wù)調(diào)用可以;

(6)函數(shù)調(diào)用可以出現(xiàn)在過(guò)程塊或者連續(xù)賦值語(yǔ)句中,而任務(wù)調(diào)用只能出現(xiàn)在過(guò)程塊中。

文章出處:【微信公眾號(hào):FPGA之家】

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7335

    瀏覽量

    94798
  • C語(yǔ)言
    +關(guān)注

    關(guān)注

    183

    文章

    7644

    瀏覽量

    145636

原文標(biāo)題:Verilog HDL語(yǔ)言(3) : 任務(wù)和函數(shù)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Verilog HDL語(yǔ)法學(xué)習(xí)筆記

    Verilog HDL 語(yǔ) 言 最 初 是 作為 Gateway Design Automation 公 司 ( Gateway DesignAutomation 公司后來(lái)被著名的 Cadence Design Systems 公司收購(gòu))模擬器產(chǎn)品開(kāi)發(fā)的硬件建模
    的頭像 發(fā)表于 03-04 15:04 ?5287次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語(yǔ)法學(xué)習(xí)筆記

    C語(yǔ)言中實(shí)現(xiàn)函數(shù)宏的三種方式

    (0) 不同的是,({}) 不能提前退出函數(shù)宏與支持返回值。({}) 畢竟不是 while 循環(huán),不能直接使用 break退出函數(shù)宏是比較容易理解。那支持返回值是什么意思呢? 答案是 C 語(yǔ)
    發(fā)表于 12-29 07:34

    請(qǐng)問(wèn)C語(yǔ)言中整形溢出的解決方法有哪些?

    C語(yǔ)言中整形溢出的解決方法有哪些?
    發(fā)表于 12-29 07:33

    單片機(jī)c語(yǔ)言中定義字節(jié)怎么定義?

    定義位可以用***it但是定義字節(jié)呢?還有就是比如匯編中的DPTR的DPH和DPL在c語(yǔ)言中怎樣定義的呢?
    發(fā)表于 12-29 06:32

    請(qǐng)問(wèn)C語(yǔ)言中整形溢出會(huì)產(chǎn)生哪些異常行為?

    C語(yǔ)言中整形溢出會(huì)產(chǎn)生哪些異常行為?
    發(fā)表于 12-26 07:05

    請(qǐng)問(wèn)C語(yǔ)言中整形溢出對(duì)哪些應(yīng)用場(chǎng)景影響較大?

    C語(yǔ)言中整形溢出對(duì)哪些應(yīng)用場(chǎng)景影響較大
    發(fā)表于 12-24 08:24

    C語(yǔ)言中可以嵌套匯編語(yǔ)言嗎?

    請(qǐng)問(wèn)C語(yǔ)言中可以嵌套匯編語(yǔ)言嗎?
    發(fā)表于 12-15 08:14

    【產(chǎn)品介紹】Modelsim:HDL語(yǔ)言仿真軟件

    概述ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核
    的頭像 發(fā)表于 11-13 11:41 ?511次閱讀
    【產(chǎn)品介紹】Modelsim:<b class='flag-5'>HDL</b><b class='flag-5'>語(yǔ)言</b>仿真軟件

    復(fù)雜的軟件算法硬件IP核的實(shí)現(xiàn)

    函數(shù)功能的簡(jiǎn)短的描述。 HASM 語(yǔ)言包含了兩種結(jié)構(gòu),一種是功能域一種是結(jié)構(gòu)域。 功能域負(fù)責(zé)一些基本的運(yùn)算操作,例如算術(shù)運(yùn)算、邏輯運(yùn)算還有數(shù)據(jù)傳送操作,通常由組合邏輯實(shí)現(xiàn),并且與 C 語(yǔ)言中
    發(fā)表于 10-30 07:02

    如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測(cè)試,包括設(shè)計(jì)SRAM接口模塊
    的頭像 發(fā)表于 10-22 17:21 ?4355次閱讀
    如何利用<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試

    C語(yǔ)言中的內(nèi)聯(lián)函數(shù)與宏

    在C編程中,內(nèi)聯(lián)函數(shù)和宏都用于避免函數(shù)調(diào)用的開(kāi)銷并編寫可復(fù)用的邏輯部分,但它們?cè)诠ぷ鞣绞胶桶踩苑矫娲嬖陲@著差異。
    的頭像 發(fā)表于 07-25 15:10 ?1919次閱讀
    C<b class='flag-5'>語(yǔ)言中</b>的內(nèi)聯(lián)<b class='flag-5'>函數(shù)</b>與宏

    Windows環(huán)境下32位匯編語(yǔ)言中文資料

    電子發(fā)燒友網(wǎng)站提供《Windows環(huán)境下32位匯編語(yǔ)言中文資料.rar》資料免費(fèi)下載
    發(fā)表于 06-30 15:14 ?0次下載

    verilog模塊的調(diào)用、任務(wù)函數(shù)

    在做模塊劃分時(shí),通常會(huì)出現(xiàn)這種情形,某個(gè)大的模塊中包含了一個(gè)或多個(gè)功能子模塊,verilog是通過(guò)模塊調(diào)用或稱為模塊實(shí)例化的方式來(lái)實(shí)現(xiàn)這些子模塊與高層模塊的連接的.
    的頭像 發(fā)表于 05-03 10:29 ?1575次閱讀
    <b class='flag-5'>verilog</b>模塊的調(diào)用、<b class='flag-5'>任務(wù)</b>和<b class='flag-5'>函數(shù)</b>

    FPGA Verilog HDL語(yǔ)法之編譯預(yù)處理

    Verilog HDL語(yǔ)言和C語(yǔ)言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL
    的頭像 發(fā)表于 03-27 13:30 ?1443次閱讀
    FPGA <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語(yǔ)法之編譯預(yù)處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語(yǔ)言,用于從算法級(jí)、門級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建?!,F(xiàn)實(shí)生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?4308次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>